

KOREAN PATENT ABSTRACTS

(11) Publication number: 1020020082789 A
(43) Date of publication of application: 31.10.2002


(21) Application number: 1020020022376
(22) Date of filing: 24.04.2002
(30) Priority: 25.04.2001 JP2001
2001128053
(51) Int. Cl. G02F 1/1335

(71) Applicant: SEIKO EPSON CORPORATION
(72) Inventor: KOBASHI YUTAKA

(54) ELECTRO-OPTICAL DEVICE AND ELECTRONIC EQUIPMENT

(57) Abstract:

PURPOSE: To provide an electro-optical device in which a light reflection film having a light diffusion function can be formed in a suitable state while suppressing the increase of the manufacturing cost to the minimum, and to provide an electronic equipment provided with it. CONSTITUTION: In the array substrate 10 of an active matrix electro-optical device 100 of the reflection type or the semi-transflective type, there are formed on the surface of a light reflection film 8a, a ground protective film 11a, a gate insulator 2a, scanning lines 3a, a first interlayer insulation film 4a, data lines 6a and a recessed-projected pattern 8g formed of the steps or concavity and convexity of a thin film for recessed-projected formation 11g which is formed by leaving part of a thin film of the same layer as a second interlayer insulating film 6a by the predetermined pattern, and thin layers 2g, 3g, 4g, 6g, and 8g. Consequently, the light made incident from the counter substrate 20 is diffused and reflected towards the counter substrate 20.



copyright KIPO & JPO 2003

Legal Status

Date of request for an examination (20020424)

Notification date of refusal decision ()

Final disposal of an application (registration)

Date of final disposal of an application (20041025)

Patent registration number (100461287000)

Date of registration (20041202)

Number of opposition against the grant of a patent ()

Date of opposition against the grant of a patent ()

Number of trial against decision to refuse ()

Date of requesting trial against decision to refuse ()

Date of extinction of right ()

(19) 대한민국특허청(KR)

(12) 공개특허공보(A)

(51) Int. Cl. ⁷ G02F 1/1335	(11) 공개번호 2002-0082789
(21) 출원번호 10-2002-0022376	(43) 공개일자 2002년10월31일
(22) 출원일자 2002년04월24일	
(30) 우선권주권 JP-P-2001-00128053 2001년04월25일 일본(JP)	
(71) 출원인 세이코 엘란 가부시키가이샤 일본 000-000 일본 도쿄도 신주쿠구 니시신주쿠 2초메 4-1	
(72) 발명자 고바시유타카 일본 일본나가노현소와시오와3초메3-5세이코엘란가부시키가이샤내	
(74) 대인인 김정재	
(77) 실시장구 있음	
(54) 출원명 전기 광학 장치 및 전자 기기	

23

한국 기관 전문가는 수료증을 받을 수 있는 전문가로 인정받고 있다.

앞으로 韓語 학제의 반사형 또는 반투과·반 반사형의 전기·광학·강자(100)에 있어서, 아래이 기판(10)에서는, 광반사학(8a)의 표면에는, 하지 보조학(11a), 제이트 출연학(2a), 주시선(3a), 제 1 층간 출연학(4a), 메이션선(6a), 제 2 층간 출연학(5a)과 통일한 층의 박막이 소정 평면으로 날개진 요소 형성층 박막(11g, 2g, 3g, 4g, 6g, 5g)의 단자나 요소에 대해서 형성된 요소 평면(8g)이 형성되어 있어 그문제, 대형 기판(20)으로부터 인사학 韓語 출판사(30)에서 대형 기판(20)으로 환경에 반사시킬 수 있다.

三

5

三

卷之三

• 1995년에는 1000만 명이 넘는 사람들이 미국에 체류하는 것으로 추정된다.

0.00 2.00 4.00 1.00 10.00 12.00 20.00 25.00 30.00 35.00

한국의 철학자인 김성수는 “인간은 천연으로 태어나서 그 자체로는 모든 것에 대한 사랑과 존중의 마음을 갖고 태어난다”고 말합니다.

4.01 A-A' A-O A-O' A-O-A' A-O-A-O' A-O-A-O-A' A-O-A-O-A-O'

波の形を示す。この波は、主に太陽の熱によって発生する。また、太陽の熱によって発生する波は、太陽の熱によって発生する。

(A) 79.7%
B) 80.0%
C) 80.3%
D) 80.6%
E) 81.0%

또한 (A)~(D)는 본원의 당시에 1에 따른 전기 풍력 증진의 TFT 어레이 기판의 제조 방법에 있어서, 도 8에 나타난 예상과 같은 형상으로 제작되는 경우에 그에 맞는 형상으로 제작되는 경우이다.

또 10의 (A)~(D)는, ண
방정식의 실시에 10의 (A)는 전기 광학 장치의 TFT 어레이 기판의 제조 방법에 있어서, 또 90에 나타내는 방정식에
계속해서 상황하는 광학 장치를 얻어도.

나타나는 풍경을 묘사하는 그림에 있어서도, 그림의 기획은 그림의 풍경을 묘사하는 그림에 있어야 한다.

한국에서는 TBT의 원칙을 준수하는 경향이 최근에 강화되고 있다. 특히 2006년에 시행된 원자력 규제법은 원자력 안전과 보호를 목적으로 한 규제를 강화하는 내용을 포함하고 있다.

도 13의 (A), (B)는 본 발명의 실시예 3에 따른 전기 용학 장치의 TFT 어레이 기판의 제조 방법에 있어서, 그 나타내는

도 14는 폴리에틸렌의 실시예 3에 따른 전기 광학 장치에 있어서, 화소 스위칭층의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 표출 패턴을 형성한 모양을 확대하여 나타내는 단면도,

도 15는 폴리에틸렌의 실시예 4에 따른 전기 광학 장치에 있어서, 화소 스위칭층의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 표출 패턴을 형성한 모양을 확대하여 나타내는 단면도,

도 16은 폴리에틸렌의 실시예 5에 따른 전기 광학 장치에 있어서, 화소 스위칭층의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 표출 패턴을 형성한 모양을 확대하여 나타내는 단면도,

도 17은 폴리에틸렌의 실시예 6에 따른 전기 광학 장치의 단면도,

도 18은 폴리에틸렌에 따른 전기 광학 장치를 표시 장치로서 이용한 전자 기기의 회로 구성을 나타내는 평면도,

도 19는 폴리에틸렌에 따른 전기 광학 장치를 이용한 전자 기기의 일상 사용장치로서의 모바일폰 폴스케일 패턴을 나타내는 평면도,

도 20은 폴리에틸렌에 따른 전기 광학 장치를 이용한 전자 기기의 일상 사용장치로서의 폴스케일 패턴을 나타내는 평면도,

도 21은 폴리에틸렌의 전기 광학 장치의 단면도,

도면의 주요 부록에 대한 부록의 설명

1a : 판도체막	1a' : 재료 형성용 영역
1b : 전도도 소스 영역	1c : 저전도 드레인 영역
1d : 고전도 소스 영역	1e : 고전도 드레인 영역
2a : 게이트 접연막	
2g : 게이트 접연막과 동일한 종의 표출 형성용 폴리	
3a : 주사선	
3b : 용광선	
3g : 주사선과 동일한 종의 표출 형성용 폴리	
4a : 제 1 층간 절연막	
4g : 제 1 층간 절연막과 동일한 종의 표출 형성용 폴리	
5a : 제 2 층간 절연막	
5g : 제 2 층간 절연막과 동일한 종의 표출 형성용 폴리	
6a : 데이터선	
6g : 데이터선과 동일한 종의 표출 형성용 폴리	
7 : 광반사막	8a : 광반사막
8b : 표출 패턴의 패널부	8c : 표출 패턴의 오목부
8g : 광반사막 표면의 표출 패턴	9a : 화소 전극
10 : TFT 어레이 기판	11a : 하지 표출막
11g : 하지 표출막과 동일한 종의 표출 형성용 폴리	
20 : 대형 기판	21 : 대형 접촉
23 : 치광막	30 : 화소 스위칭층의 TFT
50 : 액정	53 : 주변 구획부
60 : 축적 용량	100 : 전기 광학 장치
100a : 화소	

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은, 전기 광학 장치, 및 그것을 이용한 전자 기기에 관한 것이다. 더 자세하게는, 본래 전기 광학 장치에 있어서의 화소의 구성에 관한 것이다.

액정 장치 등의 전기 광학 장치는, 각종 기기의 직사형(直視型)의 표시 장치로서 이용되고 있다. 이러한 전기 광학 장치는, 화소 스위칭층의 비선행 소자로서 TFT를 이용한 액티브 매트릭스형의 액정 장치에 있어서는, 도 21에 도시하는 바와 같이, 전기 광학 특성을 갖도록 설계되었고, 액정(50)을 사이에 유지하는 TFT 어레이 기판(10) 및 대형 기판(20)중, TFT 어레이 기판(10)쪽에는, 화소 스위칭층의 TFT(발막 트랜지스터Thin film Transistor)(30)와, 이 TFT(30)를 거쳐서 데이터선(6a)에 전기적으로 접속하는 ITO와 같은 투명 도전성막으로 이루어져 있는 화소 전극(9a)이 형성되어 있다.

액정 장치는, 반사형 또는 반투파·반(半) 반사형인 것에서는, 대형 기판(20)쪽에서 입사되어 온 외광(外光)을 대형 기판(20)쪽을 향해서 반사하기 위한 광반사막(8a)이 화소 전극(9a)의 하층에 형성되고, 대형 기판(20)쪽에서 입사된 광을 TFT 어레이 기판(10)쪽에서 반사하고, 대형 기판(20)쪽에서 출사된 광에 의해서 환상을 표시하는 방식이 주류이다. 또, 대형 기판(20)쪽에 광반사막을 형성하는 것에 의해, TFT 어레이 기판(10)쪽에서 입사된 외광을 대형 기판(20)쪽에서 반사하고, TFT 어레이 기판(10)쪽에서 출사된 광에 의해서 환상을 표시하는 것도

가능하지만, 이러한 구조의 경우, TFT 어레이가 기판(10)을 공기 뿐과하게 되기 때문, TFT(30)의 형성 영역 통해서는 공기 뿐과하지 않으면, 화소 표시를 한다고 하는 점에서 불법하다. 또한, 어레이 기판(10), 대형 기판(20)의 양쪽(50)과 반대쪽에 반사판을 마련하는 구조도 고려할 수 있지만, 물기와 서화의 문제로 인해 표시 품질은 상기한 바와 같은 내연(內延) 경계 구조에 비하여 일반적으로 상당히 떨어진다.

이미한 반사층 또는 반사판·반반사막의 역할 장치에 있어서, 광반사막(8a)에서 반사된 광의 방향성이 정하면, 화상을 보는 각도에 따라 빛이 서로 다른 방향으로 시야각의 범위가 확장되게 된다. 그래서, 종래에는, 역할 장치를 제조할 때, 제 2 층간 절연막(Sa)(표면 보호막)의 표면에, 이를 수지 등의 강광성 수지를 800nm~1500nm의 두께로 도포한 뒤, 이 강광성 수지를 표토리소그래피 기술을 이용하여 패턴화함으로써, 광반사막(8a)의 하층쪽, 광반사막(8a)과 평면적으로 겹치는 영역에, 요즘 형성용 광광성 수지층(13)을 소량의 폴имер으로 선택적으로 남기는 것에 의해, 그 상층쪽에 형성되는 광반사막(8a)의 표면에 요즘 패턴(8g)을 형성하고 있다.

이 때문에, 대형 기판(20)으로부터 입사된 광은, 광반사막(8a)의 표면에서, 확산되면서 반사되어 대형 기판(20)으로 향하기 때문, 역할 장치에서 표시되는 화상의 시야각의 범위를 억제할 수 있다.

또, 여기서는 화소 소위층을의 액정으로 소자로서 TFT를 예로서 나타냈지만, 액정으로 소자로서 MIM(Metal insulator Metal) 소자 등의 박막 타이포드 소자(TFD (Thin Film Diode) 소자)를 이용하더라도 전혀 상관없다.

화상이 이루어고자 하는 기술적 과정

그러나, 종래의 역할 장치와 같이, 요즘 형성용 광광성 수지층(13)에 의해서 광반사막(8a)의 표면에 요즘 패턴(8g)을 형성하는 방법에서는, 광광성 수지를 도포하는 공정을 추가해야 하기 때문에, 제조 비용이 증대한다고 하는 문제점이 있다. 또한, 이 도포한 광광성 수지를 표토리소그래피 기술을 이용하여 요즘 형성용 광광성 수지층(13)으로서 선택적으로 넣기기 위한 공정도 추가해야 하기 때문에, 제조 비용이 증대한다고 하는 문제점이 있다.

이상의 문제점을 감안하여, 본 발명의 문제는, 제조 비용의 증대를 최소한으로 억제하면서, 광 확산 기능을 구비한 광반사막을 비광적한 형태로 형성할 수 있는 전기 광학 장치, 및 그것을 구비한 전자 기기를 제작하는 데 있다.

화상의 구조 및 특징

상기 문제를 해결하기 위해서, 본 발명에서는, 전기 광학 풀침을 사이에 유지하는 기판상에는, 각 화소마다 쪽이도, 하나 또는 둘수의 배선에 전기적으로 접속하는 화소 소위층의 액정으로 소자와, 광반사막을 구비한 전기 광학 장치에 있어서, 상기 광반사막의 하층쪽, 광해 광반사막과 평면적으로 겹치는 영역에는, 상기 하나 또는 둘수의 배선, 및 그들의 배선의 충간 또는 상층 또는 하층에 형성된 절연막층의 적어도 1층과 동일한 층의 박막이 소정의 폴리으로 선택적으로 형성되는 요즘 형성용 박막과, 유해 요즘 형성용 박막의 비광성 영역이 마련되고, 상기 광반사막의 표면에는, 상기 요즘 형성용 박막의 형성 영역과 비광성 영역에 의하여 요즘 패턴이 형성되어 있는 것을 특징으로 한다.

본 발명에서는, 광반사막의 하층쪽, 광반사막과 평면적으로 겹치는 영역에는, 상기 하나 또는 둘수의 배선, 및 그들의 배선의 충간 또는 상층 또는 하층에 형성된 절연막층의 적어도 1층과 동일한 층의 박막을 요즘 형성용 박막으로서 소정의 폴리으로 선택적으로 형성하고, 이 요즘 형성을 박막 형성의 유무에 기인하는 단자, 요즘을 이용하여, 광반사막의 표면에 요즘 패턴을 형성된다. 여기서, 상기 하나 또는 둘수의 배선 및 그들의 배선의 충간 또는 상층 또는 하층에 형성된 절연막층, 광반사막에 요즘을 뿐여하는 가의 어루에 관계없이, 반드시, 형성되어 있는 것이고, 그들은, 기판의 표면 전체에 소정의 박막을 형성한 뒤, 표토리소그래피 기술을 이용하여 패턴화하는 등의 방법에 의해 형성되는 것이다. 이 때문에, 상기 하나 또는 둘수의 배선 및 그들의 배선의 충간 또는 상층 또는 하층에 형성된 절연막층을 형성하는 공정을 그대로 현행하여, 그들과 동일한 층의 요즘 형성용 박막을 소정의 폴리으로 선택적으로 형성할 수 있다. 따라서, 성격 공정을 추가하는 일 없이, 광확산기능을 구비한 광반사막을 형성할 수 있다. 또한, 기판상에 액정으로 소자를 형성하는 영역을 피하여 요즘 형성용 박막을 형성하는 것도 용이하기 때문에, 액정으로 소자를 형성하기 위한 대체 가공을 하는 대 자장이 없다.

또, 여기서 말하는 액정으로 소자는, MIM 구조 등을 구비하는 TFD 소자 등의 바운더리 2 단자 소자이다라도 무방하고, TFT 이단자로 무방하다. 또한, TFT이면, 배경재 Si를 능동층에 이용하거나, 또는, 헬리온리온 Si를 능동층에 이용하여도 성능없고, 턱(邊) 스태거(stagger)형, 순(順) 스태거형, 코볼레이어너(coplanar)형의 어느 구조이더라도 자장이 없다.

본 발명에 있어서, 상기 광반사막의 하층쪽, 또한, 상기 요즘 형성을 박막보다도 상층쪽에는 광반화학이 형성되어 있는 것이 바람직하다. 이와 같이 구성하면, 요즘 형성을 박막의 유무에 기인하는 단자나 요철이, 광반화학에 의해서 예지가 없는, 원활한 형성으로 되어 광반사막의 표면에 요즘 패턴으로서 반영되지 않으며, 예지에 기인하는 시야각의 범위를 방지할 수 있다.

여기서, 상기 광반화학의 평균 박두께는, 상기 요즘 패턴에 있어서의 고저차의 1/2배로부터 2배까지의 범위인 것이 바람직하다. 상기 광반화학의 평균 박두께가 요즘 패턴의 고저차의 2배를 넘으면, 광반화학에 의해서 요즘이 소거되어 버려, 광반사 맴이 지나치게 강하여, 높은 화성이 일어지는 대신에, 화상의 시야각의 범위가 강해져 버린다. 이에 반해, 상기 광반화학의 박두께가 요즘 패턴의 고저차의 1/2배 미만에서는, 광반화학에 의해서 예지로 확실히 소거될 수 있어, 예지에 기인하는 시야각의 범위가 발생해 버린다. 그 때문에, 상기 광반화학의 박두께는 상기 요즘 패턴에 있어서의 고저차의 1/2배로부터 2배까지의 범위로 설정하면, 시야각의 범위를 억제할 수 있음과 동시에, 화상의 범위도 확보할 수 있다.

본 발명에 있어서, 상기 요즘 형성을 박막은, 1층인 이단자도 무방하지만, 2층 이상 형성되어 있는 것이 바람직하다. 광반사막의 표면에 충분한 고저차를 갖는 요즘 패턴을 형성하기 위해서는, 가시광 영역의 파장과 동일한 두께를 갖는 요즘 형성을 박막을 형성해야 하지만, 통상, TFT에는 그 정도 두께의 박막이 형성되지 않는다. 그런데, 상기 요즘 형성을 박막을 2층 이상 형성하면, 박막이 얇은 경우에서도, 광반사막의 표면에 충분한 고저차를 갖는 요즘 패턴을 형성할 수 있다.

본 발명에 있어서는, 예전대, 상기 요즘 형성을 박막에는, 쪽이도, 상기 배선 중 하나와 동일한 층의 도전막이 포함되어 있는 구성을 사용할

수 있다. 이 경우, 상기 배선층의 하나와 통일한 층의 도전막으로 이루어지는 상기 요출 형성용 박막은 상기 배선과 전기적으로 분리되어 있는 것이 바람직하다.

본 발명에 있어서, 상기 액티브 소자는, 예컨대, TFT 또는 TFO 소자이며, 이 경우, 상기 배선층의 하나는 주사선이다.

본 발명에 있어서, 상기 액티브 소자가 TFT인 경우, 상기 요출 형성용 박막에는, 적어도, 주사선 또는 게이트 전극과 통일한 층의 도전막이 포함되어 있다.

이러한 주사선이나 게이트 전극은, 기판의 표면 전재에 도전막을 형성한 뒤, 포토리소그래피 기술을 이용하여 확장하는 것에 의해 형성되는 것이다. 이 때문에, 주사선 또는 게이트 전극을 형성하는 공정을 그대로 활용하여, 주사선 또는 게이트 전극과 통일한 층의 도전막이 포함되는 것을 통해, 상기 액티브 소자를 제작하는데 있어 전극과 통일한 층의 도전막으로 이루어지는 주사선이나 게이트 전극을 형성하는 데 사용되는 공정을 추가할 필요가 없다.

이 경우, 상기 주사선 또는 상기 게이트 전극과 통일한 층의 도전막으로 이루어지는 상기 요출 형성용 박막은, 상기 주사선 및 상기 게이트 전극과 통일한 층의 도전막으로 이루어져 주어, 주사선이 도전막을 형성하는 박막을 거쳐서 다른 구성 요소와 단락 상태로 되거나, 또는 통합 단계를 필요로 하는 것을 방지하는 것이 바람직하다.

본 발명에 있어서, 상기 액티브 소자가 TFT인 경우, 상기 요출 형성용 박막에는, 적어도, 메이팅선 또는 소스 전극과 통일한 층의 도전막이 포함되어 있는 구성을 재용할 수 있다. 이러한 메이팅선이나 소스 전극도, 주사선이나 게이트 전극과 마찬가지로, 기판의 표면 전재에 도전막을 형성한 뒤, 포토리소그래피 기술을 이용하여 확장하는 것에 의해 형성되는 것이다. 이 때문에, 소스 전극을 형성하는 공정을 그대로 활용하여, 메이팅선 또는 소스 전극과 통일한 층의 요출 형성용 박막을 소정의 단계으로 형성할 수 있기 때문에, 광판사막의 표면에 요출 패턴을 형성하는 데 새로운 공정을 추가할 필요가 없다.

이 경우, 예컨대, 상기 메이팅선 및 상기 소스 전극과 통일한 층의 도전막으로 이루어지는 상기 요출 형성용 박막은, 상기 메이팅선 및 상기 소스 전극과 통일한 층의 도전막으로 분리해 두어, 메이팅선이나 소스 전극이 요출 형성용 박막을 거쳐서 다른 구성 요소와 단락 상태가 되는 것을 방지하는 것이 바람직하다.

이러한 구성을 재용하는 경우, 상기 도전막의 두께는, 각각 500nm 이상인 것이 바람직하다.

본 발명에 있어서, 상기 도전막은, 적어도 두께 차수의 1/2에 상당하는 부분이 일부미늘막, 반Hall막, 물리분열막, 또는 이를 접속층의 어느 하나를 주성분으로 하는 합금막으로 이루어지는 것이 바람직하다. 또한, 이를 도전막은, 드라이蚀刻에 의해 가공되는 것이 바람직하다. 상기 요출 형성용 박막은, 도전막으로부터 형성하는 경우, 이 도전막을 통과해 확장하게 되는데, 이러한 점 속에서, 악의 공정이 비교적 낮고 공정 속도가 빠르며, 또한, 드라이蚀刻에 의해 일부 미늘막을 통하여 제거하면서 확장될 수 있다고 하는 이점이 있다.

본 발명에 있어서, 상기 요출 형성용 박막에는, 적어도, 절연막이 포함되어 있는 구성을 재용하더라도 무방하다.

본 발명에 있어서, 상기 액티브 소자가 박막 미세자스터인 경우에는, 상기 요출 형성용 박막에는, 예컨대, 적어도, 상기 절연막으로서는 게이트 · 소스 사이의 결연을 위한 충간 절연막이 포함되어 있는 구성을 재용하면 된다. 이러한 충간 절연막은 기판의 표면 전재에 절연막을 형성한 뒤, 포토리소그래피 기술을 이용하여 확장하여 통과로 터이 형성되는 것이다. 이 때문에, 충간 절연막 및 통과로 터이 형성하는 공정을 그대로 활용하여, 충간 절연막과 통일한 층의 요출 형성용 박막을 소정의 단계으로 형성할 수 있기 때문에, 광판사막의 표면에 요출 패턴을 형성하는 데 새로운 공정을 추가할 필요가 없다.

본 발명에 있어서, 상기 요출 형성용 박막에는, 예컨대, 상기 절연막으로서 상기 액티브 소자의 하층쪽에 형성된 하지 보호막이 포함되어 있는 구성이 더라도 무방하다. 이 하지 보호막은, 액티브 소자 및 배선을 보호하기 위해서 확장되어 있는 것이기 때문에, 요출 형성용 박막을 형성하는 경우에는, 상막 공정을 추가할 필요가 없다. 또한, 하지 보호막의 상층쪽에는, 게이트 절연막이나 충간 절연막이 형성되기 때문에, 이를 게이트 절연막이나 충간 절연막에 통과로 터이 형성될 때, 그 공정을 그대로 활용하여, 하지 보호막은 확장하는 것이 가능하다. 그 때문에, 다른 공정을 활용하여 하지 보호막과 통일한 층의 요출 형성용 박막을 소정의 단계으로 형성하는 것도 가능하기 때문에, 광판사막의 표면에 요출 패턴을 형성하는 데 새로운 공정을 필요로 하지 않아야 한다.

본 발명에 있어서, 상기 요출 형성용 박막에는, 예컨대, 상기 절연막으로서 상기 액티브 소자 및 배선의 상층쪽에 형성된 하지 보호막이 포함되어 있는 구성이 더라도 무방하다. 이 보호 절연막은, 액티브 소자 및 배선을 보호하기 위해서 확장한 뒤, 포토리소그래피 기술을 이용하여 확장하여 통과로 터이 형성되는 것이기 때문에, 요출 형성용 박막을 형성하는 경우에도, 상막 공정 및 패턴화 공정을 추가할 필요가 없다.

본 발명에 있어서, 상기 절연막은, 적어도 두께 차수의 1/2에 상당하는 부분이 실리콘 산화막으로 이루어지는 것이 바람직하다. 상기 요출 형성 박막을 절연막으로부터 형성하는 경우, 이 절연막을 통과해 확장하게 되는데, 실리콘 산화막이면, 악의 공정이 비교적 낮고 공정 속도가 빠르며, 또한, 드라이蚀刻에 의해 완료한 형상으로 패턴화할 수 있다고 하는 이점이 있다.

본 발명에 있어서, 상기 액티브 소자가 TFT이며, 충간 절연막과 통일한 층의 박막을 요출 형성용 박막으로서 이용하는 경우, 적어도 상기 요출 패턴을 구성하는 오른쪽에 대하여는 상기 TFT의 농동층과 통일한 층의 반도체막이 형연적으로 겹쳐 있는 것이 바람직하다. 요출 패턴에 오른쪽에 상당하는 영역에 대하여는, 충간 절연막과 통일한 층의 박막을 예칭 제거할 때, 이 영역의 하자와 또는 기판 재료로 예상되는 기판 가스에 노출을 우려가 있지만, 오른쪽에 상당하는 영역에 상기 TFT의 농동층과 통일한 층의 반도체막을 남겨 두면, 이 반도체막이 예상 소표면으로서 가능하기 때문에, 하층이 예상 제거되는 것을 방지할 수 있어, 오염의 방지, 오른쪽 형상의 제어에 효과가 있다.

본 발명에 있어서, 상기 요출 패턴을 인접하는 통과부가 20μm 이하의 평면 거리를 갖고서 반복되고 있는 경향을 갖고 있지 않은 것이 바람직하다. 요출 패턴에 있어서, 인접하는 통과부가 20μm 이하의 평면 거리를 갖고서 반복되어 있는 영역이 존재하면, 광의 표정과의 관계에 의해 간접성이 발생해 버려지면, 이러한 반복 영역이 없으면, 간접성이 발생할 수 있다.

본 발명에 있어서, 상기 요출 패턴의 고정자는 500nm 이상인 것이 바람직하고, 특히, 상기 요출 패턴의 고정자는 800nm 이상인 것이 바람직하다. 요출 패턴의 고정자가 지나치게 작으면, 산란 특성에 있어서, 거시 영역내에 주파수의 편차가 발생하고, 확산이 확산되어

버리지만, 상기 요구 페인의 고정자가 500nm 이상이면, 이러한 확성을 양감할 수 있으며, 특히, 상기 요구 페인의 고정자가 800nm 이상이면, 이러한 확성을 확실화 방지할 수 있다.

본 발명에 있어서, 상기 요구 페인을 박막은, 외주 가장자리가 예각을 갖지 않는 평면 형상을 갖고 형성되어 있는 것이 바람직하다. 이러한 구조는, 노광 앤스프의 설계시, CAD 상에서 개구의 1회의 길이를 노광기의 룰(rule) 한계 균방으로 설정하면 실현할 수 있다. 예컨대, 사용되는 모토리소 그레피 정치의 충성도의 2배 이상의 길이로 이루어지는 다각형으로서 모획은 앤스프를 이용하여 상기 요구 페인 형성을 박막을 형성한다. 이와 같이 구성하면, 상기 요구 페인 형성을 박막의 외주 가장자리에 예각한 부분이 없기 때문에, 산란 특성에 주파수 의존성이 발생하는 것을 방지할 수 있고, 또한, 확상의 시야각 의존성 및 불연을 방지할 수도 있다.

본 발명에 있어서, 상기 요구 페인을 구성하는 풀록부 및 오록부는 모두, 기판에 대한 경사각이 3°이하인 평면 부분의 평면 차수가 10㎚ 이하인 것이 바람직하다. 이와 같이 구성하면, 산란 특성에 주파수 의존성이 발생하는 것을 방지할 수 있고, 또한, 확상의 시야각 의존성의 발생을 방지할 수도 있다.

본 발명에 있어서, 상기 요구 페인은, 인접하는 풀록부 사이의 평면 거리가 상기 요구 페인의 고정자의 5배로부터 20배까지의 범위인 것이 바람직하다. 이와 같이 구성하면, 시야각 의존성, 및 확상의 밝기의 양쪽에 대하여 원활한 조율을 할 수 있다. 즉, 인접하는 풀록부 사이의 평면 거리가 요구 페인의 고정자와 20배를 넘으면, 전 반사 성분이 지나치게 강하여, 전 반사 방향으로는 밝은 확성이 일어나는 대신에 확상에 시야각 의존성이 발생해 버린다. 이것에 대하여, 인접하는 풀록부 사이의 평면 거리가 요구 페인의 고정자의 5배 미만에서는, 시야각 의존성이 발생해 버린다. 그 때문에, 인접하는 풀록부 사이의 평면 거리를 상기 요구 페인의 고정자의 5배로부터 20배까지의 범위로 설정하면, 시야각 의존성을 억제할 수 있으며 동시에, 확상의 밝기도 확보할 수 있다.

본 발명에 있어서, 상기 요구 페인을 구성하는 각 풀록부의 사이에서 축면의 경사각의 평차가 대내에서 10°이하, 바깥쪽과는 5°이하인 것이 바람직하다. 경사각의 평차가 크면, 반사 횟수도 일찍이 발생하는 데, 이러한 래플로 까지 평차를 억제하여 놓으면, 횟수 일찍의 발생을 방지할 수 있다. 이러한 구성은, 요구 페인 형성을 박막을 소량의 폐열으로 형성하는 데, 드라이 에칭, 예컨대, RIE(반동성 이온 에칭), 또는 고온도 플라즈마 에칭을 실행하는 것에 의해 실현할 수 있다.

본 발명에 있어서, 상기 요구 페인을 구성하는 각 풀록부의 사이에서 축면의 경사각의 평차가 대내에서 10°이하, 바깥쪽과는 5°이하인 것이 바람직하다. 경사각의 평차가 크면, 반사 횟수도 일찍이 발생하는 데, 이러한 래플로 까지 평차를 억제하여 놓으면, 횟수 일찍의 발생을 방지할 수 있다. 이러한 구성은, 요구 페인 형성을 박막을 소량의 폐열으로 형성하는 데, 드라이 에칭, 예컨대, RIE(반동성 이온 에칭), 또는 고온도 플라즈마 에칭을 실행하는 것에 의해 실현할 수 있다.

본 발명에 있어서, 상기 요구 페인을 구성하는 각 풀록부는, 축면의 경사가 경계 풀록부와 충성에 대하여 비대칭인 것이 바람직하다. 이와 같이 구성한 경우, 반사광이 비통방성을 띠는 것으로 되어, 이 비통방성을 이용하여 표시의 품위를 높일 수 있다. 예컨대, 상기 요구 페인을 구성하는 각 풀록부는, 축면의 경사가 금속한 쪽이 명시(明視) 방향을 향하고 있는 구성으로 하는 것이 바람직하다. 이와 같이 구성하면, 명시 방향으로의 산란 성분을 강하게 할 수 있기 때문에, 역시 방향축으로의 밝기를 유지한 채로, 확상 전체의 흐드름 높일 수 있다. TN 액정을 이용한 디스플레이에 적용하는 경우, 레빙(subbing) 방향에 의해 결정되는 행정 및 배향 방향에 의한 영사 방향과 일치시키는데 바람직하다.

이러한 비대칭 페인을 구성하는 데 있어서는, 상기 요구 페인 형성을 박막이, 적어도 횟수와 도전막으로 이루어지는 경우에는, 그를 볼수 있도록 전면의 날개진 풀록 페인은, 서로 적어도 부분적으로는 평면으로 경계로 이루어 걸쳐 있고, 또한, 충층의 충성과 각 페인의 충성이 일치하지 않는, 비대칭 페인을 구성으로 한다. 또는, 상기 요구 페인 형성을 박막이, 적어도 횟수와 도전막으로 이루어지는 경우에는, 그를 볼수와 경계로 개구된 오록 페인은 적어도 부분적으로는 평면으로 경계로 걸쳐 있고, 또한, 충층의 충성과 각 페인의 충성이 일치하지 않는, 비대칭 페인을 구성으로 한다. 또는, 상기 요구 페인 형성을 박막은, 적어도 하나의 출연막과 적어도 하나의 도전막으로 이루어지는 경우에는, 상기 도전막의 날개진 풀록 페인과 상기 출연막에 개구된 오록 페인은 서로 평면으로 경계를 갖지 않는 구성으로 한다.

즉, 2층 이상을 통합하여 요구 페인 형성을 박막을 형성하는 경우, 전면 페인(풀록 페인)이면, 상충쪽에 위치하는 풀록 페인을 박막은, 하충쪽에 위치하는 풀록 페인을 박막의 충성 양쪽의 인쪽 영역에 형성되어 있는 구성으로 한다. 또한, 반대로 개구 페인(오록 페인)이면, 반대로 상충쪽에 위치하는 오록 페인을 박막의 개구는, 하충쪽에 위치하는 오록 페인 형성을 박막의 개구 영역의 바깥쪽 영역에 형성되어 있는 구성으로 한다. 이와 같이 구성하면, 상충쪽에 위치하는 오록 페인 형성을 박막이 오버행(overhang) 상태(예 태이평)가 되는 것을 방지할 수 있어, 외의 빛거짐이나 단형을 경감할 수 있기 때문에 제작의 수준이 양호하게 제조 가능해진다. 또한, 오록부와 풀록부를 조합시켜 형성하는 경우, 개구부(오록부)와 판여부(풀록부)는 평면으로 걸치지 않도록 구성하면, 하충쪽에 위치하는 오록 페인 형성을 박막에 의해서 충성된 단자가, 상충쪽에 위치하는 오록 페인 형성을 박막에 의해서 형성되는 일이 없다. 따라서, 이러한 구성을 채용하면, 상기 요구 페인 형성을 박막이, 횟수와 출연막 또는 도전막으로 이루어지는 경우, 외 출연막 또는 도전막의 막두께가 600nm 이하이더라도, 평면사막의 표면에 충분한 고정자를 갖는 오록 페인을 형성할 수 있다.

본 발명에 있어서, 상기 전기 충전 풀록은, 예컨대, 액정이다.

본 발명을 적용한 전기 충전 풀록은, 특히 전화기, 모바일 컴퓨터 등이라고 하는 전자 기기의 표시 장치로서 이용할 수 있다.

(발명의 실시예)

도면을 참조하여, 본 발명의 실시예를 설명한다.

[설시예 1]

(전기 광학 장치의 기본적인 구조)

도 1은, 본 발명을 적용한 전기 광학 장치를 각 구성 요소와 함께 대형 기판 속에서 본 형상도이다. 도 2는, 도 1의 A-A'단면도이다. 도 3은, 전기 광학 장치의 화상 표시 영역에서 빌트인스 형상으로 출선흰 복수의 회소에 있어서의 각 종 소자, 배선 등의 증가 확장도이다. 또, 본 예의 설명에 이용한 각 도면에서는, 각 층이나 각 부재를 도면상에서 일상 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다.

도 1 및 도 2에 있어서, 본 예의 전기 광학 장치(100)는, 절봉재(52)에 의해서 접합된 TFT 어레이 기판(10)과 대형 기판(20)과의 사이에, 전기 광학 풀트로시트 액정(50)이 사이에 유지되어 있고, 절봉재(52) 형성 영역의 양쪽 영역에는, 차광성 재료로 이루어지는 주변 구획부(53)가 형성되어 있다. 절봉재(52)의 바깥쪽의 영역에는, 데이터선 구동 회로(101), 및 실장 단자(102)가 TFT 어레이 기판(10)의 1면을 따라 형성되어 있고, 이 1면에 인접하는 2면을 따라 주사선 구동 회로(104)가 형성되어 있다. TFT 어레이 기판(10)의 나머지 1면에는, 화상 표시 영역의 양측에 마련된 주사선 구동 회로(104)의 사이를 연결하기 위한 복수의 배선(105)이 마련되어 있고, 또한, 주변 구획부(53)의 아래 풀을 이용하여, 흐리 차지 회로나 경사 회로가 마련되는 경우도 있다. 또한, 대형 기판(20)의 코너부의 적어도 1개소에서는, TFT 어레이 기판(10)과 대형 기판(20)과의 사이에서 전기적 도봉을 취하기 위한 상하 도봉재(106)가 형성되어 있다.

또, 데이터선 구동 회로(101) 및 주사선 구동 회로(104)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들면, 구동용 LSI가 실장된 TAB(tape automated bonding) 기판을 TFT 어레이 기판(10)의 주변부에 통성된 단자군에 대하여 이방성 도전막을 거쳐서 전기적 및 기계적으로 접속하도록 하더라도 무방하다. 또, 전기 광학 장치(100)에서는, 사용하는 액정(50)의 종류, 즉, TN(twisted nematic) 모드, STN(super TN) 모드 등의 각종 풍각 모드나, 노출리 회이트(normally white) 모드/노출리 블랙(normally black) 모드의 구분에 따라서, 현광 풀통, 위상차 풀통, 현광판 등이 소정의 행위에 짐치되지만, 여기서는 도시를 생략하고 있다. 또, 전기 광학 장치(100)를 화상 표시용으로서 구성하는 경우에는, 대형 기판(20)에 있어서, TFT 어레이 기판(10)의 각 화소 전극(触電極)에 대칭하는 영역에 RGB의 컬러 필터를 그 보호막과 함께 형성한다.

이러한 구조를 갖는 전기 광학 장치(100)의 화면 표시 영역에서는, 도 3에 도시하는 바와 같이, 복수의 회소(100a)가 빌트인스 형상으로 구성되어 있음과 동시에, 이를 회소(100a)의 각각에는, 회소 전극(9a), 및 이 회소 전극(9a)을 구동하기 위한 회소 스위칭용의 TFT(30)가 형성되어 있고, 회소 신호 S1, S2…Sn을 공급하는 데이터선(6a)이 통해 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기인하는 회소 신호 S1, S2…Sn은, 이 순서대로 선순차적으로 공급하여더라도 상관없고, 서로 연결하는 회수의 데이터선(6a) 간의에 대하여, 그룹마다 공급하도록 하더라도 무방하다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍에서, 주사선(3a)에 펄스적으로 주사 신호 G1, G2…Gm을 이 순서대로 선순차적으로 인가하도록 구조되어 있다. 회소 전극(9a)은, TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만은 상대로 하는 것에 의해, 데이터선(6a)로부터의 공급되는 회소 신호 S1, S2…Sn을 각 회소에 소정의 타이밍에서 기입한다. 이렇게 하여 회소 전극(9a)을 거쳐서 액정에 기입된 소정 회소 신호 S1, S2…Sn은, 도 2에 나타내는 대형 기판(20)과 대형 전극(21)과의 사이에서 일정 기간 유지된다.

여기서, 액정(50)은, 인가되는 전압 애플에 의해 뿐만 아니라 절연과 배향이나 절연과 변환되는 것에 의해, 광을 변조하고, 계조 표시를 가능하게 한다. 노출리 회이트 모드이면, 인가된 전압에 따라 입사광이 이 액정(50)의 부문을 통과하는 광량이 저하되고, 노출리 블랙 모드이면, 인가된 전압에 따라 입사광이 이 액정(50)의 부문을 통과하는 광량이 증대해 나간다. 그 결과, 전체적으로, 전기 광학 장치(100)로부터는 회소 신호 S1, S2…Sn에 따른 풍로라스토를 가지는 광이 출시된다.

또, 유지된 회소 신호 S1, S2…Sn이 라크되는 것을 방지하기 위해서, 회소 전극(9a)과 대형 전극과의 사이에 통성되는 액정 용량과 병렬로 축적 용량(60)을 부가하는 경우가 있다. 예컨대, 회소 전극(9a)의 전압은, 소스 전압이 인가된 시간보다도 주사선의 갯수 배 이상이나 긴 시간간을 축적 용량(60)에 의해 유지된다. 이것에 의해, 전하의 유지 특성을 개선되고, 빌트인스 트랜지스터가 높은 전기 광학 장치(100)를 실현할 수 있다. 또, 축적 용량(60)을 형성하는 방법으로서는, 도 3에 예시하는 바와 같이, 축적 용량(60)을 형성하기 위한 배선인 콤파크션(3b)과의 사이에 형성하는 Os 운 저연(Cs on common) 구조를 취하는 경우, 또는 전단의 주사선(3a)과의 사이에 형성하는 Os 운 게이트(Cs on gate) 구조를 취하는 경우 모두 무방하다.

(TFT 어레이 기판의 구조)

도 4는, 본 예의 전기 광학 장치에 이용한 TFT 어레이 기판의 서로 인접하는 복수의 회소군의 통연도이다. 도 5는, 전기 광학 장치의 회소의 일부를 도 4의 A-A'선에 상당하는 위치에서 출선흰 복수의 단면도이다. 도 6은, 도 5에 나타내는 전기 광학 장치에 있어서, 회소 스위칭용의 TFT와 형성 영역에서 빛이난 영역에서 광반사학의 표현에 요율 째팅을 형성한 모양을 확대하여 나타내는 단면도이다.

도 4에 있어서, TFT 어레이 기판(10)상에는, 복수의 빌트인 ITO(indium Tin Oxide)막으로 이루어지는 회소 전극(9a)이 빌트인스 형상으로 형성되어 있고, 이를 각 회소 전극(9a)에 대하여 회소 스위칭용의 TFT(30)가 각각 접속되어 있다. 또한, 회소 전극(9a)의 종류의 경계를 따라, 데이터선(6a), 주사선(3a), 및 콤파크션(3b)이 형성되고, TFT(30)는, 데이터선(6a) 및 주사선(3a)에 대하여 접속하고 있다. 즉, 데이터선(6a)은, 빌트인스 트랜지스터를 거쳐서 TFT(30)의 고농도 소스 영역(1d)에 전기적으로 접속하고, 회소 전극(9a)은, 빌트인스 트랜지스터를 거쳐서 TFT(30)의 고농도 소스 영역(1d)에 전기적으로 접속하고 있다. 또한, TFT(30)의 채널 영역(1a')에 대칭하도록 주사선(3a)이 연장하고 있다. 또, 축적 용량(60)은, 회소 스위칭용의 TFT(30)를 형성하기 위한 반도체막(1)의 연장(延長) 부문(11)을 도전화한 것을 하부 전극으로 하고, 이 하부 전극(41)에 콤파크션(3b)이 상부 전극으로서 출선흰 구조로 되어 있다.

이와 같이 구성한 회소 영역의 A-A'선에 있어서의 단면도, 도 5에 도시하는 바와 같이, TFT 어레이 기판(10)의 기체(基體)인 빌트인스 기판(10')의 표면에, 두께 300nm~500nm의 실리콘 산화막(二氧化矽)으로 되는 하자 보호막(11a)이 형성되고, 이 하자 보호막(11a)의 표면에는, 두께 50nm~100nm의 산화성 및 반도체막(1a)이 형성되어 있다. 반도체막(1a)의 표면에는, 두께 약 50~150nm의 실리콘 산화막으로

이후에지는 게이트 절연막(2a)이 형성되고, 이 게이트 절연막(2a)의 표면에, 두께 300nm~800nm의 주사선(3a)이 게이트 전극으로서廳된다. 반도체막(1a)은, 주사선(3a)에 대하여 게이트 절연막(2a)을 거쳐서 대치하는 영역(1a)으로 되어 있다. 이 대치 영역(1a)에 대하여 환쪽에는, 저농도 소스 영역(1b) 및 고농도 소스 영역(1c)을 구비하는 소스 영역이 형성되고, 다른쪽에는 저농도 드레인 영역(1d) 및 고농도 드레인 영역(1e)을 구비하는 드레인 영역이 형성되어 있다.

화소 스위칭용의 TFT(30)의 표면에는, 두께 300nm~800nm의 실리콘 산화막으로 이루어지는 제 1 충간 절연막(4a), 및 두께 100nm~300nm의 실리콘 산화막으로 이루어지는 제 2 충간 절연막(5a)(표면 보호막)이 형성되어 있다. 제 1 충간 절연막(4a)의 표면에는, 두께 300nm~800nm의 게이트선(6a)이 형성되고, 이 게이트선(6a)은, 제 1 충간 절연막(4a)에 형성된 턴Off를 거쳐서 고농도 소스 영역(1d)에 전기적으로 접속하고 있다. 제 1 충간 절연막(4a)의 표면에는 게이트선(6a)과 동시에 충전된 드레인 전극(6b)이 형성되고, 이 드레인 전극(6b)은, 제 1 충간 절연막(4a)에 형성된 턴Off를 거쳐서 고농도 드레인 영역(1e)에 전기적으로 접속하고 있다.

제 2 충간 절연막(5a)의 상층에는, 풀리실라잔 도포막을 소성한 막, 또는 아크릴 수지로 이루어지는 투명한 평판화막(7)이 형성되고, 이 평판화막(7)의 표면에는, 음극미늄막 등으로 이루어지는 광반사막(8a)이 형성되어 있다.

광반사막(8a)의 상층에는 ITO 막으로 이루어지는 화소 전극(9a)이 형성되어 있다. 화소 전극(9a)은, 광반사막(8a)의 표면에 적층되었고, 화소 전극(9a)과 광반사막(8a)은 전기적으로 접속되어 있다. 또한, 화소 전극(9a)은, 평판화막(7) 및 제 2 충간 절연막(5a)에 형성된 턴Off를 거쳐서 드레인 전극(6b)에 전기적으로 접속하고 있다.

화소 전극(9a)의 표면에는 풀리아미드막으로 이루어지는 페팅막(12)이 형성되어 있다. 이 페팅막(12)은, 풀리아미드막에 대하여 리프처리가 실시된 막이다.

또, 고농도 드레인 영역(1e)으로부터의 연장 부록(1f)(하루 전극)에 대하여는, 게이트 절연막(2a)과 동시에 형성된 절연막(유전체막)을 거쳐서 용량선(36)이 상부 전극으로서 대칭하는 것에 의해, 속축 용량(60)이 구성되어 있다.

또, TFT(30)는, 배향적 하게는 성숙한 바와 같이 LDD 구조를 갖자란, 저농도 소스 영역(1b), 및 저농도 드레인 영역(1c)에 성장하는 영역에 블랙을 이용한 주입을 실행하지 않는 오프셋 구조를 갖고 있더라도 무방하다. 또한, TFT(30)는 게이트 전극(주사선(3a)의 일부)을 마스크로 하여 고농도로 블랙을 이용한 주입하고, 자기 충합적으로 고농도의 소스 및 드레인 영역을 형성한 샐프웨이팅의 TFT이더라도 무방하다.

또한, 본 예에서는, TFT(30)의 게이트 전극(주사선(3a))을 소스-드레인 영역의 사이에 1개만 배치한 성을 게이트 구조로 했지만, 이를 사이에 2개 이상의 게이트 전극을 배치하더라도 무방하다. 이때, 각각의 게이트 전극에는 동일한 신호가 인가되도록 한다. 이와 같이 두개 게이트(더블 게이트), 또는 풀리풀 게이트 이상으로 TFT(30)를 구성하면, 재료와 소스-드레인 영역의 접합부에서의 리프 전류를 방지할 수 있어, 오프시의 전류를 저감할 수 있다. 이를 게이트 전극의 사이에 1개의 LDD 구조 또는 오프셋 구조로 하면, 더욱 오프 전류를 저감할 수 있어, 안정된 스위칭 소자를 얻을 수 있다.

(요철 패턴의 구성)

이와 같이 구성한 TFT 아래의 기판(10)의 각 화소(100a)에는, 5 및 6에 도시하는 바와 같이, 광반사막(8a)의 표면을, TFT(30)의 형성 영역에서 빛어난 영역(또 4를 참조)에는, 흑록부(8b) 및 오록부(8c)를 구비한 요철 패턴(8g)이 형성되어 있다.

이러한 요철 패턴(8g)을 구성하는 데 있어서, 본 예의 TFT 아래의 기판(10)에서는, 우선 첫번째로, 각 화소(100a)에서 TFT(30)의 형성 영역에서 빛어난 영역에는, 요철 패턴(8g)의 흑록부(8b)에 상당하는 영역에 하지 보호막(11a)과 동일한 층의 절연막으로 이루어지는 흑록 형성용 박막(11g)이 소정의 양으로 형성되어 있다. 이에 반해, 요철 패턴(8g)의 오록부(8c)에 상당하는 영역에는, 하지 보호막(11a)과 동일한 층의 절연막이 제거되고, 흑록 형성용 박막(11g)이 형성되어 있지 않다.

두번째로, 흑록 형성용 박막(11g)의 상층에는, 게이트 절연막(2a)과 동일한 층의 절연막으로 이루어지는 요철 형성용 박막(2g)이 형성되고, 이 요철 형성용 박막(2g)은 요철 형성용 박막(11g)과 완전히 겹쳐 있다.

세번째로, 요철 형성용 박막(2g)의 상층에는, 게이트 전극(3a)과 동일한 층의 도전층으로 이루어지는 요철 형성용 박막(3g)이 형성되고, 이 요철 형성용 박막(3g)은, 요철 형성용 박막(2g)의 형성 영역에서 일려 나오는 일없이, 그 중앙 영역에 형성되어 있다. 여기서, 요철 형성용 박막(3g)은, 주사선(3a)(게이트 전극)과 전기적으로 분리된 상태에 있다.

네번째로, 요철 형성용 박막(3g)의 표면에는, 제 1 충간 절연막(4a)과 동일한 층의 절연막으로 이루어지는 요철 형성용 박막(4g)이 형성되고, 이 요철 형성용 박막(4g)은, 요철 형성용 박막(3g)의 형성 영역에서 일려 나오는 일없이, 그 중앙 영역에 형성되어 있다.

다섯번째로, 요철 형성용 박막(4g)은, 요철 형성용 박막(4g)의 표면에는, 데이타선(6a)과 동일한 층의 도전막으로 이루어지는 요철 형성용 박막(6g)이 형성되고, 이 요철 형성용 박막(6g)은, 요철 형성용 박막(4g)의 형성 영역에서 일려 나오는 일없이, 그 중앙 영역에 형성되어 있다. 또한, 요철 형성용 박막(6g)은, 요철 형성용 박막(3g)의 형성 영역에서 일려 나오는 일없이, 그 중앙 영역에 형성되어 있다. 여기서, 요철 형성용 박막(6g)은, 게이트 전극(3a)과 전기적으로 분리된 상태에 있다.

여섯번째로, 요철 형성용 박막(6g)의 표면에는, 제 2 충간 절연막(5a)과 동일한 층의 절연막으로 이루어지는 요철 형성용 박막(5g)이 형성되고, 이 요철 형성용 박막(5g)은, 요철 형성용 박막(4g)의 형성 영역에서 일려 나오는 일없이, 그 중앙 영역에 형성되어 있다.

한, 요철 형성용 박막(5g)은, 요철 형성용 박막(6g)보다도 넓게 형성되어, 이 요철 형성용 박막(5g)의 형성 영역에서 일려 나오았다.

이렇게 하여 형성된 요철 형성용 박막(6g)의 표면측에, 풀리실라잔 도포막을 소성한 막, 또는 아크릴 수지로 이루어지는 투명한 평판화막(7)이 형성되고, 이 평판화막(7)의 표면에 알루미늄막 등으로 이루어지는 광반사막(8a)이 형성되어 있다. 이 때문에, 본 예에서는, 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)과 그들의 바탕층 영역에 대하여 형성된 단자나 요철에 의해서, 광반사막(8a)의 표면에는 고자자 H(각 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)의 약두께의 합계값과 대략 같은 값)가 500nm 이상, 나아가 800nm 이상의 요철 패턴(8g)이 형성되고,

또한, 이 요율 패턴(8g)은, 평판화학(7)에 의해서, 예지가 없는, 원만한 형상으로 되어 있다. 여기서, 평판화학(7)의 역두께는, 요율 패턴(8g)의 고저차 H의 1/2배로부터 2배까지의 범위에 걸친다.

더구나, 어느쪽의 요율 형성을 박막(11g, 2g, 3g, 4g, 6g, 5g)도, 외주 기장파인가 예각을 갖지 않는 평면 형상을 갖고 형성되어 있다(도 4를 참조).

또한, TFT 아래이 기판(10)의 연내 방향에서, 요율 패턴(8g)은, 인접하는 투족부(8b)가 20 μm 이하의 평면 거리 L을 갖고서 반복되고 있는 영역을 갖지 않고, 또한, 요율 패턴(8g)은, 인접하는 투족부(8a) 사이의 평면 거리 L이 요율 패턴(8g)의 고저차 H의 5배로부터 20배까지의 범위에 있다.

또한, 요율 패턴(8g)을 구성하는 투족부(8a) 및 투족부(8b)는 모두, 경사각이 3°이하인 평면 부분의 평면 차수가 10 μm 이하로 되도록, 하층쪽의 요율 형성을 박막(11g, 2g, 3g, 4g, 6g, 5g)이나 개구 부분은, 경사각 α 가 3°이하인 평면 부분의 평면 차수가 10 μm 이하로 되도록 형성되어 있다.

더구나, 요율 패턴(8g)을 구성하는 각 투족부(8a)의 사이에서 축면의 경사각의 평차가 10°이하, 나이가 5°이하가 되도록, 요율 형성을 박막(11g, 2g, 3g, 4g, 6g, 5g)은, 경사각 β 의 평차가 10°이하, 나이가 5°이하가 되도록 형성되어 있다.

(대량 기판의 구성)

도 5 및 도 6에 있어서, 대량 기판(20)에서는, TFT 아래이 기판(10)에 형성되어 있는 회소 전극(9a)의 총회의 경계 영역과 대량하는 영역에 투박 멜트박스, 또는 투박 스톤라이프 등으로 틀라우는 치광막(23)이 형성되고, 그 상층쪽에는, ITO 막으로 이루어지는 대량 전극(21)이 형성되어 있다. 또한, 대량 전극(21)의 상층쪽에는, 틀라우이드막으로 이루어지는 배광막(22)이 형성되고, 이 배광막(22)은, 틀라우이드막에 대하여 러킹 처리가 실시된 막이다.

(본 예의 전기 광학 장치의 적용, 효과)

이와 같이 구성한 전기 광학 장치(100)는, 반사형의 액정 장치로서, 회소 전극(9a)의 하층쪽에 알루미늄막 등으로 이루어지는 광반사막(8a)이 형성되어 있다.

이 때문에, 대량 기판(20) 쪽에서 입사한 광을 TFT 아래이 기판(10) 쪽에서 반사하고, 대량 기판(20) 쪽에서 출사할 수 있기 때문에, 이 사이에 액정(50)에 의해서 각 회소(100a)마다 광변조를 하면, 대량 기판(20)의 바깥쪽에 적절한 면향판·위상차판을 배치하는 것에 의해, 광장을 이용하여 소광하는 확장을 표시할 수 있다(변사 모드).

또한, 전기 광학 장치(100)에 있어서, 예컨대, 도 4에서 2종 채선으로 나타내는 영역(8')을 피하도록 광반사막(8a)을 형성하면, 반사광·반반사광의 액정 장치를 구성할 수 있다. 이 경우, TFT 아래이 기판(10) 쪽에 빽 라인 장치(도시하지 않음)를 배치하고, 이 빽 라인 장치로부터 출사된 광을 TFT 아래이 기판(10) 쪽에서 입사시키면, 이 광은, 각 회소(100a)에서 회소 전극(9a)이 형성되어 있는 영역을, 광반사막(8a)이 형성되어 있지 않은 영역을 거쳐서 대량 기판(20)에 투과될 수 있다. 이 때문에, 액정(50)에 의해서 각 회소(100a)마다 광변조를 하면, 대량 기판(20) 및 TFT 아래이 기판(10)의 바깥쪽에 적절한 면향판·위상차판을 배치하는 것에 의해, 빽 라인 장치로부터 출사된 광을 이용하여 소광하는 확장을 표시할 수 있다(투과 모드).

또한, 본 예에서는, 광반사막(8a)의 하층쪽은, 광반사막(8a)과 평면쪽으로 경치는 영역에는, TFT(30)을 구성하는 게이트 전극(주사선(3a)), 소스 전극(데이터선(6a)), 및 각 절연막층의 층에도 1층과 동일한 층의 박막을 요율 형성을 박막(11g, 2g, 3g, 4g, 6g, 5g)으로서 소정의 패턴으로 선택적으로 형성하고, 이 요율 형성을 박막의 유후에 기인하는 단자, 요율을 이용하여 광반사막(8a)의 표면에 요율 패턴(8g)이 형성되어 있다. 따라서, 반사 모드에서 확장을 표시할 때, 대량 기판(20) 쪽에서 입사한 광이 광반사막(8a)에서 반사를 때, 광이 확산하거나 퍼짐에, 확장에 시야각의 의존성이 발생하기 어렵다. 여기서, 게이트 전극(주사선(3a)), 소스 전극(데이터선(6a)), 제 1 층간 절연막(4a), 및 제 2 층간 절연막(5a)은, 기판(10)의 표면 전체에 형성한 박막을 포로리소그래피 기술을 이용하여 편밀도한 것이기 때문에, 게이트 전극(주사선(3a)), 소스 전극(데이터선(6a)), 제 1 층간 절연막(4a), 및 제 2 층간 절연막(5a)을 형성하기 위한 광장을 그대로 활용하여, 그늘과 각각, 풍차한 층의 요율 형성을 박막(3g, 4g, 6g, 5g)을 양의의 패턴으로 형성할 수 있다. 따라서, 이를의 요율 형성을 박막(3g, 4g, 6g, 5g)에 관해서는, 포로리소그래피 광경에 환경하지 않고, 어느쪽의 광경도 추가하는 일 없이 형성할 수 있다.

또한, 하지 절연막(11a) 및 게이트 절연막(2a)도, 광반사막(8a)에 요율 패턴(8g)을 형성하는 지역 여부에 관계없이 상의되어 퍼짐에, 그늘과 풍차한 층의 절연막으로 이루어지는 요율 형성을 박막(11g, 2g)을 선택적으로 넓긴다고 하더라도, 성악 광장을 추가할 필요가 없다.

또한, 본 예에 의하면, TFT(30)을 형성하는 영역을 위하여 요율 패턴(8g)(요율 형성을 박막(11g, 2g, 3g, 4g, 6g, 5g))을 형성하는 것과 흥이하기 때문에, TFT(30)을 미세 가공에 의해서 형성하는 데 저항이 없다.

또한, 광반사막(8a)의 하층쪽, 또한, 요율 형성을 박막(8g)보다도 상층쪽에, 유동성을 갖는 재료를 이용하여 평판화학(7)을 형성하고, 이 평판화학(7)에 의해서, 요율 형성을 박막(11g, 2g, 3g, 4g, 6g, 5g)의 유후에 기인하는 단자, 요율을 적절히 성쇄하여, 예지가 없는, 원만한 형상의 요율 패턴(8g)을 형성하고 있다. 따라서, 예지에 기인하는 시야각의 의존성이 발생해 버리는 원천, 평판화학(7)의 역두께가 요율 패턴(8g)의 고저차 H의 2배를 넘으면, 평판화학(7)에 의해서 요율이 소거되어 버려, 광 반사 성분이 지나치게 강하여, 빛은 확장이 일어지는 대신에 확장에 시야각의 의존성이 발생해 버리는 원천, 평판화학(7)의 역두께가 요율 패턴(8g)의 고저차 H의 1/2배 미만에서는, 평판화학(7)에 의해서 예지로 확장해 소거할 수 없어, 예지에 기인하는 시야각의 의존성이 발생해 버리지만, 본 예에서는, 평판화학(7)의 역두께를 요율 패턴(8g)에서의 고저차 H의 1/2배로부터 2배까지의 범위에 설정하여 놓기 때문에, 시야각의 의존성을 억제할 수 있음과 동시에, 확장의 빛기도 확보할 수 있다.

또한, 요율 형성을 박막을 2층 이상 형성하여 놓기 때문에, 광반사막(8a)의 표면에 충분한 고저차 H를 갖는 요율 패턴(8g)을 형성하는 경우에서도, TFT(30)에 적합하지 않는 두꺼운 박막을 형성할 필요가 없다.

더구나, 주사선(3a) 및 태이단선(6a)의 각각과 동일한 총의 도전막으로 이루어져 있는 2층의 유타 형성층 박막(3g, 6g)의 사이에서도, 성층계에 위치하는 유타 형성층 박막(6g)은, 하층계에 위치하는 유타 형성층 박막(3g)의 풍능 영역의 안쪽 영역에 풍성되어 일련나오지 않는다. 또한, 하지 모로막(11a), 계이트 절연막(2a), 제 1 층간 절연막(4a), 및 제 2 층간 절연막(5a)과 각각 동일한 총의 절연막으로 이루어져 있는 4층의 유타 형성층 박막(11g, 2g, 4g, 5g)의 사이에서도, 성층계에 위치하는 유타 형성층 박막은, 하층계에 위치하는 유타 형성층 박막의 풍성 영역의 안쪽 영역에 풍성되어 일련나오지 않는다.

또한, 주사선(3a)과 풍밀한 층의 도전막으로 이루어지는 요철 형성용 박막(3g)을 주사선(3a)과 전기적으로 끊어져 구성을 하고, 또한, 데이타선(6a)과 풍밀한 층의 도전막으로 이루어지는 요철 형성용 박막(6g)을 데이타선(6a)과 전기적으로 끊어져 구성을 하고 있으므로, 주사선(3a) 및 데이타선(6a)이 요철 형성용 박막(3g, 6g)을 거쳐서 다른 구성을 요소와 단락 상자가 되거나, 요철 형성용 박막(3g, 6g)의 풍향이 주사선(3a) 및 데이타선(6a)의 흐름에 간섭되는 일이 없다.

또한, 세 종류에 따른 주사선(3a) 및 대이온선(6a)을 통하여 각각의 특성을 구별할 수 있는 특성이 있다. 특히, 대이온선(6a)은 원자량, 원자형, 원자밀도의 차이로 인해 원자수를 구별하는 데 유용하다.

또한, 본 예에서처럼, 하지 병증학(1:1a) 및 제 1 총간 출연학(4a)을 구성하는 출연학으로서 실리콘 신혈학이 고용되고 있고, 이 실리콘 신혈학은 성형 속도가 비효율적 ~~제작~~ 및 표면, 드레이 예정에 의해 양호한 총상으로 평판성을 수 있기 때문에, 오른쪽 통성증 박막(1:1g, 4g)을 수용하고 바람직하게 형성할 수 있다.

또한, 본 예에서는, 요율 폐현(8g)의 고정자 치 HCH 500nm 이상, 나아가, 800nm 이상으로 높여 있기 때문에, 요율 폐현(8g)의 고정자 치 HCH 500nm 이상으로 높여 있어 초기 평균 예, 지나치게 작아, 산한 특성에 있어서 거시 영역내에 주파수의 특성을 이해하기 힘들다고 하면 사용자에게 이해할 수 있다.

있기 때문에 통계학과 철학과 같은 학제적 학문 분야에서 통계학은 학제적 학문 분야의 학문이다.

또한, 한 층짜의 요소 $\text{Fe}_{1-x}\text{Mn}_x$ 박막($11\text{g}, 2\text{g}, 3\text{g}, 4\text{g}, 6\text{g}, 5\text{g}$)이나 제구 부피로, 경사각 α 가 3° 이하인 평판 부피와 평면 차수가 $10\mu\text{m}$ 이하로 되도록 설정되어 있기 때문에, 요소 $\text{Fe}_{1-x}\text{Mn}_x$ (3g)을 구성하는 막부(8a) 및 오목부(8b)도, 경사각 α 가 3° 이하인 평판 부피와 평면 차수가 $10\mu\text{m}$ 이하이다. 이 $\text{Fe}_{1-x}\text{Mn}_x$ 선관 막체에 주파수의 증가에 발달하는 것을 방지할 수 있고, 또한, 화상의 시야각의 증가에 발달을 방지할 수도 있다.

또한, 유통 폐현(8g)은, 인접하는 블록부(8a) 사이의 평면 거리 L이 유통 폐현(8g)의 고저차 H의 5배로부터 20배까지의 범위이기 때문에, 시야각의 의존성 및 화성의 끝기의 양쪽에 대하여 양호한 평균을 얻을 수 있다. 즉, 인접하는 블록부(8a) 사이의 평면 거리 L이 유통 폐현(8g)의 고저차 H의 20배를 넘으면, 정 반사 성분이 지나치게 광하여, 끝은 화성이 일어나는 대신에 화성에 시야각의 의존성이 발생해 버린다. 이에 반해, 인접하는 블록부(8a) 사이의 평면 거리 L이 유통 폐현(8g)의 고저차 H의 5배 미만에서는, 시야각의 의존성이 발생해 버린다. 본 예제에서는, 인접하는 블록부(8a) 사이의 평면 거리 L을 유통 폐현(8g)의 고저차 H의 5배로부터 20배까지의 범위로 설정하여 끝기 폐현에, 시야각의 의존성을 억제할 수 있음을 보여준다.

또한, 본 예에서는, 요철 형성용 벽면(11g, 2g, 3g, 4g, 6g, 5g)은, 경사각 8의 편차가 10°이하, 나아가 5°이하가 되도록 형성되어 있거나, 요철 벽면(8g)을 구성하는 각 벽면(8a)의 사이에서 측면의 경사각 8의 편차도, 면내에서 10°이하, 나아가 5°이하이다. 이 때문에, 경사각 8의 편차에 기인하는 확도 흐름의 형성을 방지할 수 있다.

[FFT2I 矩阵 算法]

이러한 구성을 가진 TFT(20)은 제조 과정을 표 7 내지 표 10을 참조하여 설명한다. 표 7, 표 8, 표 9, 표 10은, 본 예의 TFT 이해에 기초해 (11)의 A-A'선에 있어 서의 단계에 상응한다.

우선, 또 7(A)에 도시하는 바와 같이, 초용파 세정 용에 의해 청정화한 유리체 용의 기판(10)을 준비한 후, 기판 온도가 150°C~450°C의 온도 조건 하에서, 기판(10)의 전면에, 하지 보호막(11a)을 형성하기 위한 슬리urry 전자막으로 이루어지는 광연약(11)을 낼라즈며 CVD 방식에 의해 300nm~500nm의 두께로 형성한다.

이용할 수 있다. 예를 들어, 가스와 TEOS와 산소, 또는 디실란화 암모니아를 조합하여 유기 유연한 실리콘을 만드는 경우, 이 기술은 실리콘 반도체 제조에 넓은 응용 분야를 제공할 수 있다.

다음에, 기판 온도가 150°C ~ 450°C의 온도 조건 하에서, 기판(10)을 전기적 방정류로 전기적으로 처리하여 기판(10)에 있는 반도체막(1)에 고려한 바와 같이 기판(10)을 전기적으로 처리하는 단계를 통해 기판(10)에 있는 반도체막(1)에 있는 원자 또는 원자그룹을 제거하는 단계를 실시한다. 그 결과, 기판(10)은 전기적으로 처리되는 단계에서 기판(10)에 있는 반도체막(1)에 대한 원자 또는 원자그룹을 제거하는 단계를 실시한다. 그 결과, 기판(10)은 전기적으로 처리되는 단계에서 기판(10)에 있는 반도체막(1)에 대한 원자 또는 원자그룹을 제거하는 단계를 실시한다.

질라침 통이 발생하지 않는다.

다음에, 반도체막(1)의 표면에 포토리소그래피 기술을 이용하여 패지스트로 마스크(551)를 형성하고, 이 패지스트로 마스크(551)를 거쳐서 반도체막(1)을 예칭하는 것에 의해, 도 7(B)에 도시하는 바와 같이, 질라침의 반도체막(1a)(*选举层*)을 형성한다.

다음에, 350°C 이하의 온도 조건 하에서, 기판(10')의 전면에, CVD 법 등에 의해 반도체막(1a)의 표면에, 게이트 절연막(2a)층을 형성하기 위한 질라침 산화막 절연막(2)을 50nm~150nm의 두께로 형성한다. 이 때의 원료 가스는, 예를 들면 TEOS와 산소 가스와의 혼합 가스를 이용할 수 있다. 여기서 형성하는 절연막(2)은, 질라침 산화막 표면에 질라침 절연막이더라도 무방하다.

다음에, 도시하지 않았지만, 소경의 패지스트로 마스크를 거쳐서 반도체막(1a)의 연장 부분(11)에 불순을 이용을 주입하고, 흥분선(3b)과의 사이에 축적 층(60)을 구성하기 위한 하부 전극을 형성한다.

다음에, 도 7(C)에 도시하는 바와 같이, 소경의 패지스트로 마스크(552)를 형성한다. 이 때, 기판(10')의 전면에, 주사선(3a)층을 형성하기 위한 알루미늄막, 탄탈막, 폴리보엔막, 또는 이를 물속층의 어느 하나를 주성분으로 하는 합금막으로 이루어지는 도전막(3)을 300nm~800nm의 두께로 형성한 뒤, 포토리소그래피 기술을 이용하여 패지스트로 마스크(552)를 형성한다.

다음에, 패지스트로 마스크(552)를 거쳐서 도전막(3)을 드라이 예칭하고, 도 7(D)에 도시하는 바와 같이, 주사선(3a)(게이트 전극) 및 흥분선(3b)을 형성한다. 이 때, TFT(30)의 형성 영역에서 벗어난 영역에는, 주사선(3a)과 통일한 층의 도전막으로 이루어지는 요철 형성용 박막(3g)을 날긴다. 여기서, 요철 형성용 박막(3g)은, 주사선(3a)에서 전기적으로 분리한 상태로 형성된다.

다음에, 확소 TFT부 및 구조 회로의 N 채널 TFT부(도시하지 않음) 쪽에는, 주사선(3a)이나 게이트 전극을 마스크로 하여, 약 $0.1 \times 10^{13}/\text{cm}^2$ ~ 약 $10 \times 10^{13}/\text{cm}^2$ 의 도조량으로 저농도의 불순을 이용(인이온)을 주입하고, 주사선(3a)에 대하여 자기 정향적으로 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)을 형성한다. 여기서, 주사선(3a)의 바로 아래에 위치해 있어서, 불순을 이용해 도입되지 않은 부분은 반도체막(1a) 대로의 채널 영역(1a)으로 된다.

다음에, 확소 TFT부 및 구조 회로의 N 채널 TFT부(도시하지 않음) 쪽에는, 주사선(3a)(게이트 전극)보다 높이 넓은 패지스트로 마스크(553)를 형성하고, 고농도의 불순을 이용(인이온)을 약 $0.1 \times 10^{13}/\text{cm}^2$ ~ 약 $10 \times 10^{13}/\text{cm}^2$ 의 도조량으로 주입하여, 고농도 소스 영역(1b) 및 드레인 영역(1d)을 형성한다.

이후 불순을 도입 공정 대신에, 저농도의 불순층의 주입을 실행하지 않고서 게이트 전극보다 높이 넓은 패지스트로 마스크를 형성한 상태에서 고농도의 불순(인이온)을 주입하고, 오프셋 구조의 소스 영역 및 드레인 영역을 형성하도록 무방하다. 또한, 주사선(3a)을 마스크로 하여 고농도의 불순을 주입하고, 오프셋 구조의 소스 영역 및 드레인 영역을 형성하도록 무방한 것이다.

또, 도시를 생략하지만, 이러한 공정에 의해서, 주변 구조 회로부의 N 채널 TFT부를 형성하지만, 이 때는, P 채널 TFT부를 마스크로 잊어 놓는다. 또한, 주변 구조 회로의 P 채널 TFT부를 형성할 때는, 회소부 및 N 채널 TFT부를 패지스트로 마스크로 보호하고, 게이트 전극을 마스크로 하여, 약 $0.1 \times 10^{13}/\text{cm}^2$ ~ 약 $10 \times 10^{13}/\text{cm}^2$ 의 도조량으로 풍소 이용을 주입하는 것에 의해, 자기 정향적으로 P 채널의 소스·드레인 영역을 형성한다. 이 때, N 채널 TFT부의 형성과 함께 이전까지도, 게이트 전극을 마스크로 하여, 약 $0.1 \times 10^{13}/\text{cm}^2$ ~ 약 $10 \times 10^{13}/\text{cm}^2$ 의 도조량으로 저농도의 불순(봉소 이온)을 도입하여, 폴리실리콘에 저농도 영역을 형성한 뒤, 게이트 전극보다 높이 넓은 마스크를 형성하여 고농도의 불순(봉소 이온)을 약 $0.1 \times 10^{13}/\text{cm}^2$ ~ 약 $10 \times 10^{13}/\text{cm}^2$ 의 도조량으로 주입하여, LDD 구조(lightly doped drain)의 소스 영역 및 드레인 영역을 형성하도록 무방하다. 또한, 저농도의 불순의 주입을 실행하지 않고서, 게이트 전극보다 높이 넓은 마스크를 형성한 상태에서 고농도의 불순(인이온)을 주입하여, 오프셋 구조의 소스 영역 및 드레인 영역을 형성하도록 무방하다. 이를 이용 주입 공정에 의해서, CMOS화가 가능하게 되어, 주변 구조 회로의 통일 기관내로의 내장이 가능해진다.

다음에, 도 7(E)에 도시하는 바와 같이, 포토리소그래피 기술을 이용하여 패지스트로 마스크(554)를 형성한 뒤, 패지스트로 마스크(554)를 거쳐서 절연막(2, 11)을 드라이 예칭하고, 도 8(A)에 도시하는 바와 같이, 요철 형성용 박막(3g)과 하층쪽에서 겹치는 영역에는, 게이트 절연막(2a) 및 하자 보호막(11a)과 각각 통일한 층의 절연막으로 이루어지는 요철 형성용 박막(2g, 11g)을 날긴다.

다음에, 도 8(B)에 도시하는 바와 같이, 주사선(3a)의 표면측에 CVD 법 등에 의해, 제 1 층간 절연막(4a)을 형성하기 위한 질라침 산화막 등의 절연막(4)을 300nm~800nm의 두께로 형성한다. 이 때의 원료 가스는, 예를 들면 TEOS와 산소 가스와의 혼합 가스를 이용할 수 있다.

다음에, 포토리소그래피 기술을 이용하여 패지스트로 마스크(555)를 형성한다.

다음에, 패지스트로 마스크(555)를 거쳐서 절연막(4)에 드라이 예칭을 실행하고, 도 8(C)에 도시하는 바와 같이, 제 1 층간 절연막(4a)에서 소스 영역 및 드레인 영역에 대응하는 부분에 펀액트[™]층을 각각 형성한다. 이 때, 요철 형성용 박막(3g)과 겹치는 영역에는, 제 1 층간 절연막(4a)과 통일한 층의 절연막으로 이루어지는 요철 형성용 박막(4g)을 날긴다.

다음에, 도 8(D)에 도시하는 바와 같이, 제 1 층간 절연막(4a)의 표면측에, 데이터선(6a)(소스 전극)층을 구성하기 위한 알루미늄막, 탄탈막, 폴리보엔막, 또는 이를 물속층의 어느 하나를 주성분으로 하는 합금막으로 이루어지는 도전막(6)을 스텝타워법[™]으로 300nm~800nm의 두께로 형성한 뒤, 포토리소그래피 기술을 이용하여 패지스트로 마스크(556)를 형성한다.

다음에, 패지스트로 마스크(556)를 거쳐서 도전막(6)에 드라이 예칭을 실행하고, 도 8(E)에 도시하는 바와 같이, 데이터선(6a) 및 드레인 전극(6b)을 형성한다. 이 때, 요철 형성용 박막(4g)과 겹치는 영역에는, 데이터선(6a)과 통일한 층의 도전막으로 이루어지는 요철 형성용 박막(6g)을 날긴다. 이 요철 형성용 박막(6g)은, 데이터선(6a)으로부터 전기적으로 분리한 상태로 형성된다.

다음에, 도 9(A)에 도시하는 바와 같이, 데이터선(6a) 및 드레인 전극(6b)의 표면측에 CVD 법 등에 의해, 제 2 층간 절연막(5a)을 형성하기 위한 질라침 질화막 등의 절연막(5)을 100nm~300nm의 두께로 형성한 뒤, 포토리소그래피 기술을 이용하여, 제 2 층간 절연막(5a)에 펀액트[™]층을 형성하기 위한 패지스트로 마스크(557)를 형성한다.

다음에, 패지스트로 마스크(557)를 거쳐서 절연막(5)에 드라이 예칭을 실행하고, 도 9(B)에 도시하는 바와 같이, 제 2 층간 절연막(5a)은, 드레인 전극(14)에 대응하는 부분에 펀액트[™]층을 형성한다. 이 때, 요철 형성용 박막(6g)과 겹치는 영역에는, 제 2 층간 절연막(5a)과 통일한 층의 절연막으로 이루어지는 요철 형성용 박막(5g)을 날긴다.

다음에, 도 9(C)에 도시하는 바와 같이, 제 2 충간 풀연액(5a) 및 요술 형성용 박막(5g)의 표면측에, 페히트로필리실라잔 또는 이것을 포함하는 조성물을 도포한 뒤, 소성하거나, 또는 아급될 수지를 도포하여 평판화액(7)을 형성한다.

여기서, 평판화액(7)은, 유동성을 갖는 재료를 도포한 것으로부터 형성되는 때문에, 평판화액(7)의 표면에는, 요술 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)의 유무에 기인하는 단자, 요술을 적절히 살피하여, 예지가 없는, 완만한 형상의 요술 패턴이 형성된다. 단, 평판화액(7)이 지나치게 두꺼우면, 평판화액(7)에 대해서 요술이 소거되어 버리는 현상, 평판화액(7)이 지나치게 얕으면, 예지를 확실히 소거할 수 없기 때문에, 평판화액(7)의 액두께에 관해서는, 요술 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)의 합계 두께의 약 1/2배로부터 약 2배까지의 범위로 설정된다.

또, 페히트로필리실라잔이란 무기 풀리실라잔의 일종으로, 대기중에서 소성 합으로써 실리콘 산화막에 전화(轉化)하는 또 포화 유기재료이다. 예를 들면, 주식회사 동연(東燃) 화사 제품의 풀리실라잔은, -(SiH₂NH)-를 단위로 하는 무기 풀리미이고, 크릴렌(xylene) 등 유기용제에 가용적이다. 따라서, 이 무기 풀리미의 유기 용제 용액(예를 들면, 20% 미실렌 용액)을 도포액으로 하여 스팬코팅(예를 들면, 2000rpm, 20초간)으로 도포한 뒤, 450℃의 온도로 대기중에서 소성하면, 수분이나 산소와 반응하여, CO₂等形式으로 성화한 실리콘 산화막을 이상의 치밀한 비정질의 실리콘 산화막을 얻을 수 있다.

다음에, 포토리소그래피 기술을 이용하여, 평판화액(7)에 콘택트 풀을 형성하고 위한 해지스트 마스크(558)를 형성한 뒤, 해지스트 마스크(558)를 거쳐서 평판화액(7)에 예침을 행하고, 도 9(C)에 도시하는 바와 같이, 콘택트 풀을 형성한다. 또, 평판화액(7)에 강광성 재료를 이용한 경우는, 재료를 도포·프리 배이킹(pre baking)한 뒤, 포토리소그래피에 의해 회절 재료를 강광하고, 혼성한 뒤에 포스트 배이킹(post baking)하는 것에 의해 마찬가지의 콘택트 풀을 얻을 수 있다.

다음에, 도 10(A)에 도시하는 바와 같이, 소파단형법 등에 의해서, 평판화액(7)의 표면에 알루미늄막 등이라고 하는 반사성을 갖는 광속막(8)을 형성한 뒤, 포토리소그래피 기술을 이용하여 해지스트 마스크(559)를 형성한다.

다음에, 해지스트 마스크(559)를 거쳐서 ITO 막(9)에 예침을 행하고, 도 10(B)에 도시하는 바와 같이, 소경 영역에 광반사막(8a)을 날간다. 이렇게 하여 형성된 광반사막(8a)의 표면에는, 요술 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)과, 그들의 비충성 영역에 의하여 형성된 단자나 요술에 의해서 500nm 이상, 나아가 800nm 이상의 요술 패턴(8g)이 형성되고, 또한, 이 요술 패턴(8g)은, 평판화액(7)에 의해서, 예지가 없는, 완만한 형상을으로 되어 있다.

다음에, 도 10(C)에 도시하는 바와 같이, 광반사막(8a)의 표면측에, 두께 40nm~200nm의 ITO 막(9)을 스팬코팅법 등으로 형성한 뒤, 포토리소그래피 기술을 이용하여 해지스트 마스크(560)를 형성한다.

다음에, 해지스트 마스크(560)를 거쳐서 ITO 막(9)에 예침을 행하고, 도 10(D)에 도시하는 바와 같이, 드래인 전극(6b)에 경기적으로 접속하는 층소 전극(9a)을 형성한다.

그런 후에는, 도 5 및 도 6에 도시하는 바와 같이, 최소 전극(9a)의 표면측에 풀리아미드막(聚酰亞胺膜)(12)을 형성한다. 그것에는, 주름으로 솔브이나 n-페닐페놀리온 등의 용액에 5~10중량%의 풀리아미드나 풀리아미드산을 용해시킨 풀리아미드·바니스를 풀릭소 인쇄한 뒤, 가열·경화(소성)한다. 그리고, 풀리아미드막을 형성한 기판을 해이온계 용유로 이루어지는 퍼포먼으로 절정 병합으로 분출려서, 풀리아미드 농자를 표면 곤형에 일정 방향으로 배설시킨다. 그 결과, 위에 충전한 액정 뿐자와 풀리아미드 뿐자와의 성장 작용에 의해 액정 뿐자가 일정 방향으로 배열된다.

이렇게 하여 TFT 어레이 기판(10)을 제조한다. 또, 요술 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)은, 아주 가장자리가 예각을 갖지 않는 형면 형상을 갖고 형성되어 있는 것이 바람직하지만, 이러한 구성을, 노광 마스크의 설계시, CAD 상에서 개구의 1변의 길이를 노광기의 rule(규칙) 한계 균방 미하로 설정하면 실현할 수 있다. 또한, 요술 패턴(8g)을 구성하는 각 풀록부(86)와 사이에서 축면의 경사각의 폭차가 10°이하, 바람직하게는, 5°이하인 것이 바람직하기 때문이다. 요술 형성용 박막을 형성할 때, 각종 드라이 예침통, RIE, 또는 고온도 풀리아미드용을 실행하였을 때, 각 풀록부(86) 사이에서 축면의 경사각의 폭차를 작게 억제할 수 있다.

[설시예 2]

도 11(A), (B)는, 본 발명의 실시에 2에 따른 전기 광학 장치의 TFT 어레이 기판의 제조 방법에 있어서, 그 특징적인 공정을 나타내는 공정 단면도이다. 도 12는, 본 발명의 실시에 2에 따른 전기 광학 장치에 있어서, 최소 스위칭용의 TFT의 형성 영역에서 빛이난 영역에서 광반사막의 표면에 요술 패턴을 형성한 모양을 확대하여 나타내는 단면도이다. 또, 본 실시에, 및 이하에 설명하는 어느 실시에도, 기본적인 구성이 실시에 1과 마찬가지이기 때문에, 공통하는 부분에 동일한 부호를 부여하여 도 11 및 도 12에 도시함과 통시에, 그들의 설명을 생략한다.

실시예 1에서는, 도 7(F), 도 8(A)에 도시하는 바와 같이, 풀연액(2, 11)을 예침하여 요술 형성용 박막(2g, 11g)을 날간 뒤, 도 8(B), (C)에 도시하는 바와 같이, 풀연액(4)을 예침하여 요술 형성용 박막(4g)을 날겼지만, 본 예에서는, 도 11(A)에 도시하는 바와 같이, 풀연액(4)을 형성할 때까지, 풀연액(2, 11)을 예침하지 않고, 해지스트 마스크(365)를 거쳐서 풀연액(4)을 형성하는 때, 도 11(B)에 도시하는 바와 같이, 풀연액(2, 11)을 통시에 예침하여, 요술 형성용 박막(11g, 2g, 4g)을 통시에 형성한다. 이 때에, 본 예에 의하면, 실시예 1과 비교하여, 포토리소그래피 공정을 한 번 줄일 수 있다.

이경한 제조 방법을 채용한 경우도, 도 12에 도시하는 바와 같이, 요술 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)과, 그들의 비충성 영역에 의하여 형성된 단자나 요술에 의해서, 광반사막(8a)의 표면에 요술 패턴(8g)을 형성할 수 있다.

[설시예 3]

도 13(A), (B)는, 본 발명의 실시에 3에 따른 전기 광학 장치의 TFT 어레이 기판의 제조 방법에 있어서, 그 특징적인 공정을 나타내는 공정 단면도이다. 도 14는, 본 발명의 실시에 3에 따른 전기 광학 장치에 있어서, 최소 스위칭용의 TFT의 형성 영역에서 빛이난 영역에서

광반사막의 표면에 요출 패턴을 형성한 모양을 확대하여 나타내는 단면도이다.

설시예 2에서는, 도 11(A), (B)를 참조하여 출형한 바와 같이, 출연막(2, 11)을 동시에 예칭하고, 요출 형성을 박막(11g, 2g, 4g)을 동시에 형성했지만, 본 예에서는, 도 13(A)에 도시하는 바와 같이, TFT(30)의 반도체막(1a')과 통일한 층의 반도체막(1a')을, 광반사막(8a) 표면의 요출 패턴(8g)의 오른쪽(8c)에 상당하는 영역에 넣어 두고, 이 상태에서, 도 13(B)에 도시하는 바와 같이, 절연막(4)을 드라이 예칭하여 요출 형성을 박막(4g)을 형성한다.

이와 같이 구성하면, 도 14에 도시하는 바와 같이, 반도체막(1a')이 예칭 소트웨어로서 기능하여, 하지 보호막(11a)을 구성하는 출연막(11)이 예정되지 않기 때문에, TFT 아래의 기판(10)의 전면에 하지 보호막(11)을 넣을 수 있다.

또한, 본 예에서는 요출 형성을 박막(3g, 4g, 6g, 5g)과, 그들의 비율을 영역에 의하여 형성을 단차나 요출에 의해서, 광반사막(8a)의 표면에 요출 패턴(8g)을 형성할 수 있다.

[설시예 4]

도 15는, 본 발명의 설시예 4에 따른 전기 광학 장치에 있어서, 화소 스위칭용의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 요출 패턴을 형성한 모양을 확대하여 나타내는 단면도이다.

설시예 1에서 높은 도 6에 도시하는 바와 같이, 요출 형성을 박막(11g, 2g, 3g, 4g, 6g, 5g)을 각각, 그 중심이 일치하도록 형성했기 때문에, 광반사막(8a)의 표면에 형성된 요출 패턴(8g)에서는, 각 툴록부(8a)의 축면의 경사가 툴록부(8a)의 중심에 대하여 대칭이며, 반사광이 등방적이었지만, 본 예에서는, 도 15에 도시하는 바와 같이, 요출 형성을 박막(11g, 2g, 3g, 4g, 5g)에 대해서는, 그 중심을 일치시키고, 요출 형성을 박막(11g, 2g, 3g, 4g, 5g)의 중심 위치로부터 영시 방향으로 비껴어 있다. 이 때문에, 도전막의 넓어진 툴록부(8a)과 절연막에 개구된 오른 패턴의 중심이 평면적으로 비대칭으로 변모된다.

이와 같이 구성하면, 광반사막(8a)의 표면에 형성된 요출 패턴(8g)에서는, 각 툴록부(8a)의 축면의 경사가 툴록부(8a)의 중심에 대하여 비대칭으로 되어, 반사광이 비등방성을 띠게 된다. 따라서, 이 비등방성을 이용하여 표시의 품위를 높일 수 있다. 즉, 도 15에 나타내는 예에서는, 요출 패턴(8g)을 구성하는 각 툴록부(8a)에서, 축면의 경사가 금경현 쪽이 영시 방향을 향하고 있으므로, 영시 방향으로의 산란 성분을 강하게 할 수 있기 때문에, 영시 방향축으로의 밝기를 유지한 채로, 화상 전체의 확도를 높일 수 있다.

[설시예 5]

도 16은, 본 발명의 설시예 5에 따른 전기 광학 장치에 있어서, 화소 스위칭용의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 요출 패턴을 형성한 모양을 확대하여 나타내는 단면도이다.

광반사막(8a)으로부터의 반사광을 비등방적으로 하는 데 있어서는, 도 16에 도시하는 바와 같이, 요출 형성을 박막(11g, 2g, 4g, 5g)에 대해서는, 서로의 중심을 일치시키고, 요출 형성을 박막(3g, 8g)에 대해서는, 그 중심 위치를 요출 형성을 박막(11g, 2g, 4g, 5g)의 중심 위치로부터 레인저리에 의해서 발생하는 영시 방향으로 벼끼어 놓더라도 무방하다. 이와 같이 구성하면, 도전막의 넓어진 툴록부(8a)과 절연막에 개구된 오른 패턴의 중심이 평면적으로 비대칭으로 변모된다.

이와 같이 구성한 경우도, 광반사막(8a)의 표면에 형성된 요출 패턴(8g)에서는, 각 툴록부(8a)의 축면의 경사가 툴록부(8a)의 중심에 대하여 비대칭으로 되어, 반사광이 비등방성을 띠게 된다. 따라서, 본 예와 같이, 요출 패턴(8g)을 구성하는 각 툴록부(8a)에서, 축면의 경사가 금경현 쪽을 영시 방향으로 향하게 하면, 영시 방향으로의 산란 성분을 강하게 할 수 있기 때문에, 영시 방향축으로의 밝기를 유지한 채로, 화상 전체의 확도를 높일 수 있다.

[설시예 6]

도 17은, 본 발명의 설시예 6에 따른 전기 광학 장치의 단면도이다.

설시예 1~5에서는, 각 화소(100a)에 형성된 화소 스위칭용의 TFT(30)가 정(正) 스위칭을 또는 코풀레이너형의 틀리실리콘 TFT이지만, 도 17에 도시하는 바와 같이 역 스위칭형의 TFTU 비정질 실리콘 TFT 등, 다른 형식의 TFT를 화소 스위칭용으로 이용하더라도 무방하다.

이와 같이 구성한 경우도, 도 17에 도시하는 바와 같이, TFT 아래의 기판(10)에 있어서, 역 스위칭형의 TFT(30)의 형성 영역에서 벗어난 영역에는, 주사선(3a)(개이트 전극)과 통일한 층의 도전막으로 이루어지는 오른쪽 충성용 박막(3g)과, 개이트 절연막(2a)과 통일한 층의 절연막으로 이루어지는 오른쪽 충성용 박막(2g)과, 메이티션(6a)과 통일한 층의 도전막으로 이루어지는 오른쪽 충성용 박막(6g)을 소정의 패턴으로 선택적으로 형성하면, 그들의 형성 영역과 비등방 영역에 의하여 발생한 단차나 요출에 의해서, 광반사막(8a)의 표면에 요출 패턴(8g)을 형성할 수 있다.

[전기 광학 장치의 전자 기기로의 적용]

이와 같이 구성한 반사광, 또는 반투파·반 반사형의 전기 광학 장치(100)는, 각종 전자 기기의 표시부로서 이용할 수 있지만, 그 일례로, 도 18, 도 19, 및 도 20을 참조하여 설명한다.

도 18은, 본 발명에 따른 전기 광학 장치를 표시 장치로서 이용한 전자 기기의 확률 구성을 나타내는 단면도이다.

도 18에 있어서, 전자 기기는, 표시 정보 수록원(70), 표시 정보 처리 회로(71), 전원 회로(72), 타이밍 생성기(73), 그리고 액정 장치(74)를 갖는다. 또한, 액정 장치(74)는, 액정 표시 패널(75) 및 구동 회로(76)를 갖는다. 액정 장치(74)로서는, 전술한 전기 광학 장치(100)를 이용할 수 있다.

표시 정보 수록원(70)은, ROM(Read Only Memory), RAM(Random Access Memory) 등이라고 하는 메모리, 각종 디스크 등이라고 하는 스트리거 유닛, 디지털 화상 신호를 병렬로 처리하는 병렬 회로 등으로 구비하고, 타이밍 생성기(73)에 의해서 생성된 각종 신호에 근거하여, 소정 패턴의 화상 신호 등이라고 하는 표시 정보를 표시 정보 처리 회로(71)에 공급한다.

표시 정보 처리 회로(71)는, 시리얼-파라렐 변환 회로나, 총각·변조 회로, 로레이션 회로, 딥마크 회로, 블록포함 회로 등이라고 하는 주자의 각종 회로를 구비하여, 일련의 표시 정보의 처리를 실행하고, 그 화상 신호를 출력 신호 CLK와 함께 구조 회로(76)에 공급한다. 전원 회로(72)는, 각 구성 요소에 소정의 전압을 공급한다.

도 19호, 본 발명에 따른 표시 장치는 전자 기기의 일상 사용에 편리한 모바일용의 폴스를 활용하여 나타내고 있다. 여기에 나타내는 폴스를 접수단(80)은, 키 보드(81)를 구비한 본체부(82)와, 액정 표시 유닛(83)을 갖는다. 액정 표시 유닛(83)은, 접수단(80)과, 접수부(91)과, 접수부(90)로 이루어지는 표시부를 갖고 있다.

발명의 요점

이상과 같이, 본 발명에서는, 광반사학의 하층회로, 광반사학과 광연결으로 결합되는 경의에 는, 각 배선 및 접선의 접두어로 1층과 접수단 층의 박막을 위한 형성용 박막으로서 소정의 박막으로 선택적으로 형성하고, 이 소정의 형성용 박막 형성의 경우에 가입하는 단자, 오른쪽을 이용하여, 광반사학의 표면에 오른쪽 형성용 박막을 형성한다. 여기서, 배선이나 접연선 등을, 광반사학에 오른쪽을 부여하는가의 여부에 관계없이, 반드시 형성되어 있는 것으로, 그들은, 기판의 표면 전체에 소정의 박막을 형성한 뒤, 오른쪽 소그룹에 가속을 이용하여 빠르게 형성하는 것에 의해 형성되는 것이다. 이 때문에, 배선이나 접연선을 형성하는 공정을 그대로 활용하여, 그들과 접수단 층의 접두어 형성용 박막을 소정의 박막으로 선택적으로 형성할 수 있다. 따라서, 성막 공정을 추가하는 일 없이, 광반사학 기능을 구비한 광반사학을 형성할 수 있다. 또한, 기판상에 액티브 소자를 형성하는 영역을 위하여 오른쪽 형성용 박막을 형성하는 것도 용이하기 때문에, 액티브 소자를 형성하기 위한 대체 가공을 하는 짜증이 없다.

(57) 청구의 범위

청구항 1.

전기 광학 특질을 사이에 유지하는 기판상에는, 각 회로마다 적어도 하나 또는 복수의 배선에 전기적으로 접속하는 회소 스위칭용의 액티브 소자와, 광반사학을 구비한 전기 광학 장치에 있어서,

상기 광반사학의 하층회로, 양해 광반사학과 광연결으로 결합되는 경의에 는, 상기 하나 또는 복수의 배선, 및 그들의 배선의 축간 또는 상층 또는 하층에 형성된 접연선의 적어도 1층과 접수단 층의 박막이 소정의 박막으로 선택적으로 형성되는 오른쪽 형성용 박막과, 오른쪽 오른쪽 형성용 박막의 비형성 영역이 마련되고,

상기 광반사학의 표면에는, 상기 오른쪽 형성용 박막의 형성 영역과 비형성 영역에 학위가 있는 오른쪽 형성이 형성되어 있는 것을 특징으로 하는 전기 광학 장치.

청구항 2.

제 1 항에 있어서,

상기 광반사학의 하층회로, 또한, 상기 오른쪽 형성용 박막의 상층에 형한화학이 형성되어 있는 것을 특징으로 하는 전기 광학 장치.

청구항 3.

제 2 항에 있어서,

상기 광반화학의 접두 악두에는 상기 오른쪽 형성용 박막의 고저차의 1/2층로부터 2층까지의 범위인 것을 특징으로 하는 전기 광학 장치.

청구항 4.

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 오른쪽 형성용 박막에는, 적어도, 상기 배선과 하나와 동일한 축의 도전막이 포함되어 있는 것을 특징으로 하는 전기 광학 장치.

청구항 5.

제 4 항에 있어서,

상기 배선과 하나와 동일한 축의 도전막으로 이루어지는 상기 오른쪽 형성용 박막은, 상기 배선과 전기적으로 접속되어 있는 것을 특징으로 하는 전기 광학 장치.

청구항 6.

제 1 항에 있어서,

상기 액티브 소자는, 박막 트랜지스터 또는 박막 다이오드 소자이고,

상기 배선과 하나는, 주사선인 것을 특징으로 하는 전기 광학 장치.

청구항 7.

제 1 항에 있어서,
 상기 액인트 소자는 빠른 흐름저스팅이고,
 상기 배선을 하니는, 데이터선의 것을 빠짐으로 하는 전기 광학 장치.

청구항 8.

제 1 항에 있어서,
 상기 액인트 소자는 빠른 흐름저스팅이고,
 상기 배선은 주사선 및 데이터선을 통합포함하며,
 상기 요철 형성을 빠른운, 주사선과 데이터선의 각각과 통일한 속으로 이루어지는 도전막을 통과 포함하는 것을 빠짐으로 하는 전기 광학 장치.

청구항 9.

제 4 항에 있어서,
 상기 도전막의 학두계는, 각각 500nm 이상을 갖는 것을 빠짐으로 하는 전기 광학 장치.

청구항 10.

제 4 항에 있어서,
 상기 도전막은, 적어도 두께 차수의 1/2에 상당하는 부분이 얇은막, 단층막, 투명막, 또는 이를 접속하는 하나의 주성분으로 하는 험금막으로 이루어지는 것을 빠짐으로 하는 전기 광학 장치.

청구항 11.

제 4 항에 있어서,
 상기 도전막은, 트라이 에칭법에 의하여 가공된 것을 빠짐으로 하는 전기 광학 장치.

청구항 12.

제 1 항에 있어서,
 상기 요철 형성을 빠른에는, 적어도, 출연막이 포함되어 있는 것을 빠짐으로 하는 전기 광학 장치.

청구항 13.

제 12 항에 있어서,
 상기 출연막에는, 액인트 소자 및 배선보다 하중에 통행되어 있는 하지 보호막과 통일한 속으로 이루어지는 출연층이 포함되어 있는 것을 빠짐으로 하는 전기 광학 장치.

청구항 14.

제 12 항 또는 제 13 항에 있어서,
 상기 배선이 폭수이며, 상기 출연막에는, 그들 폭수의 배선 사이를 전기적으로 출연하는 출연 출연막과 통일한 속으로 이루어지는 출연층이 포함되어 있는 것을 빠짐으로 하는 전기 광학 장치.

청구항 15.

제 12 항 또는 제 13 항에 있어서,
 상기 출연막에는, 상기 배선의 상층에 통행되어 있는 보호 출연막과 통일한 속으로 이루어지는 출연층이 포함되어 있는 것을 빠짐으로 하는 전기 광학 장치.

청구항 16.

제 12 항에 있어서,
 상기 출연막은, 적어도 두께 차수의 1/2에 상당하는 부분이 실리콘 산화물으로 이루어지는 것을 빠짐으로 하는 전기 광학 장치.

청구항 17.

제 16 항에 있어서,
 상기 출연막은, 트라이 에칭법에 의해 통행되는 것을 빠짐으로 하는 전기 광학 장치.

청구항 18.

제 14 항에 있어서,

상기 페인트 소자는 박막 형성재스팅이고,

상기 요소 형성을 박막의 하층에는, 상기 박막 형성재스팅의 농도를 충족하는 층의 밤도재막이 형편적으로 결합 있는 것을 특징으로 하는 전기 광학 장치.

청구항 19.

제 1 항에 있어서,

상기 요소를 제거한, 인경하는 뿐만부가 20μm 이하의 평면 거리로 갖고 형성되어 있는 영역을 갖지 않는 것을 특징으로 하는 전기 광학 장치.

청구항 20.

제 1 항에 있어서,

상기 요소를 제거한 고저차는, 500nm 이상인 것을 특징으로 하는 전기 광학 장치.

청구항 21.

제 20 항에 있어서,

상기 요소를 제거한 고저차는, 800nm 이상인 것을 특징으로 하는 전기 광학 장치.

청구항 22.

제 1 항에 있어서,

상기 요소 형성을 박막은, 외주 가장자리가 예각을 갖지 않는 평면 형상을 갖고 형성되어 있는 것을 특징으로 하는 전기 광학 장치.

청구항 23.

제 22 항에 있어서,

상기 요소 형성을 박막은, 사용되고 있는 표준판소드판과 장치의 해상도의 2배 이하의 길이로 이루어지는 디자인으로서 표준원 아스크를 이용하여 형성되는 것을 특징으로 하는 전기 광학 장치.

청구항 24.

제 1 항에 있어서,

상기 요소를 제거한 구조하는 뿐만부가 오목부는, 모두, 기판에 대한 경사각이 3°이하인 평면 부록의 평면 차수가 10μm 이하인 것을 특징으로 하는 전기 광학 장치.

청구항 25.

제 1 항에 있어서,

상기 요소를 제거한, 인경하는 뿐만부 사이의 평면 거리가 상기 요소 제거와 고저차의 5배로부터 20배까지의 범위인 것을 특징으로 하는 전기 광학 장치.

청구항 26.

제 1 항에 있어서,

상기 요소를 제거한 각 뿐만부의 사이에서 평면의 경사각의 평차가 연내에서 10°이하인 것을 특징으로 하는 전기 광학 장치.

청구항 27.

제 26 항에 있어서,

상기 요소를 제거한 각 뿐만부의 사이에서 평면의 경사각의 평차가 연내에서 5°이하인 것을 특징으로 하는 전기 광학 장치.

청구항 28.

제 1 항에 있어서,

상기 요소를 제거한 각 뿐만부는, 평면의 경사가 상기 뿐만부의 형상에 대하여 반대인 것을 특징으로 하는 전기 광학 장치.

청구항 29.

제 28 항에 있어서,

상기 요소를 구성하는 각 部分, 様의 경시가 일정한 쪽이 明시(明示) 행위를 행하고 있는 것을 單정으로 하여 전기 광학 장치.

청구항 30.

제 28 항 또는 제 29 항에 있어서,

상기 요소를 部分, 쪽이도 복수의 도전막으로 이루어져 있고,

그들 部分의 도전막의 접경면은, 그들 경계도 부록에 정의된 바와 같이 접경면에 접경하고, 또한, 접경의 접경면과 접경면이 일치하지 않아, 비단 접경면인 것을 單정으로 하는 전기 광학 장치.

청구항 31.

제 28 항 대지 제 29 항 중 어느 한 항에 있어서,

상기 요소를 部分, 쪽이도 복수의 접경막으로 이루어져 있고,

그들 部分의 접경막에 개구부 오른 部分, 쪽이도 복수의 접경막으로 이루어져 있고, 또한, 접경의 접경면과 접경면의 접경이 일치하지 않는, 비단 접경면인 것을 單정으로 하는 전기 광학 장치.

청구항 32.

제 28 항 대지 제 29 항 중 어느 한 항에 있어서,

상기 요소를 部分, 쪽이도 하나의 접경막이 되어도 하나의 도전막으로 이루어져 있고,

상기 도전막의 접경면과 상기 접경막에 개구부 오른 접경면으로 이루어져 있고, 접경면으로 하여 전기 광학 장치.

청구항 33.

제 1 항에 있어서,

상기 요소를 部分, 상기 요소를 部分을 구성하는 部分의 하층층의 잔여 面이 상층층의 잔여 面보다 형상 바깥쪽에 형상 바깥쪽에 고고, 상기 요소를 部分을 구성하는 오른부의 하층층의 개구부면이 상층층의 개구부면보다 안쪽에 형성되는 손(頸) 모양의 형상을 갖는 것을 單정으로 하는 전기 광학 장치.

청구항 34.

제 33 항에 있어서,

상기 요소를 部分, 쪽이도 복수의 도전막으로 이루어져 있고, 또다 상층에서 도전막이 넓게 접경면이 되어, 하층에서 도전막이 넓게 접경면이 되어 전기 광학 장치.

청구항 35.

제 33 항 또는 제 34 항에 있어서,

상기 요소를 部分, 쪽이도 복수의 접경막으로 이루어져 있고, 또다 하층에서 접경막에 개구부 오른 접경면은 상층의 접경막에 접경면의 접경면과 안쪽에 형상 형성되어 있는 것을 單정으로 하는 전기 광학 장치.

청구항 36.

제 1 항에 있어서,

상기 요소를 部分, 쪽이도 하나의 접경막이 되어도 하나의 도전막으로 이루어져 있고,

상기 도전막의 접경면과 상기 접경막에 개구부 오른 접경면은 상기 접경면과 상기 접경면이 서로 겹쳐지지 않도록 하여 전기 광학 장치.

청구항 37.

제 1 항에 있어서,

상기 요소를 部分, 복수의 접경막 또는 도전막으로 이루어져 있고,

각 접경막 또는 도전막, 두께가 800nm 이하인 것을 單정으로 하는 전기 광학 장치.

청구항 38.

제 1 항에 있어서,


상기 초기 광학 部分, 예증인 것을 單정으로 하는 전기 광학 장치.

청구항 39.

총구항 1에 규정하는 전기 공학 장치를 표시 장치로서 이용한 것을 특징으로 하는 전자 기기.

도면

도면 1



도면 2






图 3









图 6



도면 7




图 8






图 9




도면 10


(A)




(B)





(C)




(D)





도면 11




도면 12




도면 13




도면 14




도면 16





도면 16




도면 17





도면 20



도면 21

